PCB設計時の配線の制約

ルートの制約: 一般的なルール

(1) RF 信号は PCB の最上層に適用され、RF 信号の下のプレーン層は、マイクロストリップ ライン構造を形成するために完全なグランド プレーンでなければなりません。 マイクロストリップ ラインの構造的完全性を確保するには、次のことを達成する必要があります。同じ層のマイクロストリップ ラインは銅板で覆う必要があります。銅板の端は、マイクロストリップの端から 3H 幅にすることをお勧めします。 ライン。 H は中間層の厚さです。 3H 内に他の信号スルー ホールは許可されません。 2 階のグランド プレーン ギャップを横切る RF 信号ルーティングは禁止されています。 結合されていないマイクロストリップ ライン間に接地銅シートを追加し、接地ビアを接地銅シートに追加する必要があります。 マイクロストリップラインとシールド壁の間の距離は 3H 以上とする。 マイクロストリップ ラインは、2 階のグランド プレーンの分割線と交差してはなりません。

(2) グランド銅板と信号配線の間隔は 3H 以上必要です。

(3) 接地銅板の端に接地線の穴を追加し、穴の間隔は約 100 ミルとし、均一かつ整然と配置する必要があります。

(4) アース線の銅板の縁は滑らかで平らで、鋭いバリがあってはなりません。

(5) 特殊な用途を除き、RF 信号の配線は余分な配線をしてはいけません。

(6) RF 信号配線の周囲に他の RF 信号線がある場合は、その間に接地用銅板を追加し、接地用銅板上に約 100mil 間隔で接地ビアを追加して分離します。

(7) RF 信号配線の周りに他の無関係な非 RF 信号 (電源ラインを通過するなど) がある場合は、それらの間に補助接地用の銅シートを配置し、約 100 ミルごとに接地ビアを追加する必要があります。

(8) RF 信号ビアは、内層の他の配線と近接しています。 左図に示すように、通過する電源ラインは RF 信号ビアの近くにあります。 電源ラインの EMI 干渉は RF 配線に入ります。 したがって、図 14 の右図に示す正しい配線方法を使用してグランドを補足し、電源ラインと RF 信号ビアの間にグランド ビアを追加して分離する必要があります。 内層の RF 信号ラインは、干渉の強い他の信号のビア (通過する電源ラインなど) に近接している場合があり、同じ方法を使用して接地を補助し、接地ビアを追加します。

(9) デバイス取り付け穴が非金属の穴の場合、RF 信号配線はデバイス取り付け穴から遠く離れている必要があります。 RF 信号配線と取り付け穴の間にアース銅板を追加し、アーススルーホールを追加します。

1. ルーティングの優先度

キー信号線の優先順位：電源、アナログ小信号、高速信号、クロック信号、同期信号などのキー信号を優先します。

密度優先の原則：基板上で最も複雑な接続関係を持つコンポーネントから配線を開始します。 基板上で接続が最も密集している領域から配線を開始します。

2.自動ルーティング

配線品質が設計要件を満たしている場合、自動ルーターを使用して作業効率を向上させることができます

自動配線を行う前に、次の準備を行ってください。

配線の品質をより適切に制御するために、通常、do ファイルは実行前に配線ルールを詳細に定義します。 これらのルールはソフトウェアのグラフィカル インターフェイスで定義できますが、ソフトウェアはより優れた制御方法を提供します。つまり、設計状況に応じて do ファイルが作成され、ソフトウェアはこのファイルの制御下で実行されます。

3.クロック信号、高周波信号、敏感な信号などの重要な信号に特別な配線層を提供するようにしてください。

最小ループ面積が証明されなければならない。 必要に応じて、手動の優先配線、シールド、および安全距離の延長を採用する必要があります。 信号品質を確保します。

4. 電源層と層の間の EMC 環境は悪く、干渉に敏感な信号は避ける必要があります。

5. インピーダンス制御要件を持つネットワークは、インピーダンス制御層に配置する必要があります。

6. 基板設計のルール

(1) アース線ループのルール:

ループの最小ルールは、信号線とそのループによって形成されるループ領域をできるだけ小さくすることです。 ループ領域が小さいほど、外部放射が少なくなり、外部干渉が少なくなります。 この規則に従って、グランド プレーンを分割するときは、グランド プレーンのスロットによって引き起こされる問題を防ぐために、グランド プレーンの分布と重要な信号ルーティングを考慮する必要があります。 2 層基板設計では、電源用に十分なスペースが残っている場合は、左側の部分を基準グランドで埋め、両面グランド信号を効果的に接続するために必要な穴をいくつか追加する必要があります。 一部の重要な信号については、可能な限り接地線の分離を使用する必要があります。 高周波を使用する一部の設計では、グランドプレーン信号回路を特別に考慮する必要があります。 多層基板の使用をお勧めします。

(2) クロストーク制御:

クロストークとは、PCB 上の異なるネットワーク間の相互干渉を指し、主に並列ライン間の分布容量とインダクタンスが原因で、長い平行配線によって引き起こされます。 クロストークを克服するための主な対策は次のとおりです。

並列配線の間隔を広げ、3W ルールに従ってください。

平行線の間に接地絶縁線を挿入します。

配線層とグランド プレーンの間の距離を縮めます。

(3) シールド保護

対応するグランド ワイヤ ループ ルールは、実際には、クロック信号や同期信号などの重要な信号によく見られる信号のループ領域を最小限に抑えるように設計されています。 特に重要で高周波の一部の信号については、銅シャフトケーブルのシールド構造の設計を考慮する必要があります。つまり、ライン上、ラインの下、左右に配置されたワイヤをアース線で分離し、効果的に結合する方法を検討する必要があります。 実際のグランドプレーンによるシールドグランドも考慮する必要があります。

(4) ルーティングの方向制御規則:

つまり、隣接する層のルーティング方向は直交しています。 不必要な層間干渉を減らすために、隣接する層で異なる信号線を同じ方向に走らせることは避けてください。 基板構造の制約（一部バックプレーンなど）で回避が困難な場合、特に信号レートが高い場合は、各配線層とグランド信号線をグランドプレーンで分離することを検討する必要があります。 各信号線を分離します。

(5) 配線の開ループ検査規則:

一般に、主に「アンテナ効果」を回避し、不要な干渉放射と受信を減らすために、一方の端が空中に浮いているぶら下がっているラインは許可されません。そうしないと、予期しない結果が生じる可能性があります。

(6) インピーダンス整合チェック規則:

同じネットワークの配線幅は一定でなければなりません。 ライン幅の変化は、ラインの不均一な特性インピーダンスを引き起こします。 伝送速度が速いと反射が発生します。 このような状況は、設計上可能な限り回避する必要があります。 コネクタコンセントや類似構造のBGAカプセルコンセントなど、条件によっては線幅の変化を避けられない場合があります。 中間の不整合部分の有効長は最小化する必要があります。

(7) ルーティング終端のネットワーク ルール:

高速デジタル回路では、PCB 配線の遅延時間が信号の立ち上がり時間 (または立ち下がり時間) の 1/4 を超える場合、その配線は伝送線路と見なすことができます。 信号の入力インピーダンスと出力インピーダンスが伝送線路のインピーダンスと正しく整合していることを確認するために、さまざまな整合方法を使用できます。 選択したマッチング方法は、ネットワークの接続モードと配線のトポロジに関連しています。

A. ポイントツーポイント（1つの出力が1つの入力に対応する）接続の場合、直列マッチングで開始するか、並列マッチングで終了するかを選択できます。 前者は構造が簡単で低コスト、遅延が大きい。 後者はマッチング効果は高いが、構造が複雑でコストが高い。

B. 1 対多接続 (1 つの出力が複数の出力に対応する) の場合、ネットワークのトポロジーがデイジー チェーンの場合、端子並列整合を選択する必要があります。 ネットワークがスター構造の場合、ポイントツーポイント構造を参照できます。

星と菊の鎖は、2 つの基本的な位相構造です。 他の構造は、基本構造の変形と見なすことができ、それに合わせていくつかの柔軟な対策を講じることができます。 実際の運用では、コスト、消費電力、パフォーマンスなどを考慮する必要があります。 一般に、ミスマッチによって引き起こされる反射やその他の干渉が許容範囲に制限されている限り、完全なマッチングは追求されません。

(8) 閉ループ検査規則の配線:

信号線が異なるレイヤー間で自己ループを形成しないようにします。 この種の問題は、多層プレートの設計で発生しやすく、セルフ ループが放射干渉を引き起こします。

(9) ルーティングの分岐長の制御規則:

枝の長さを制御してみてください。 一般的な要件は Tdelay<=Trise/20 です。

(10) 配線の共振規則:

主に高周波信号の設計、つまり共振を避けるため、配線長は波長の整数倍にならないようにします。

(11) 配線長制御規則:

つまり、ショートラインのルールです。 設計では、配線の長さが長すぎることによる干渉の問題を軽減するために、配線の長さをできるだけ短くする必要があります。 特に、クロック ラインなどの一部の重要な信号ラインは、デバイスの近くに配置する必要があります。 複数のデバイスを駆動するには、特定の状況に応じてネットワーク トポロジを決定する必要があります。

(12) 面取りルール:

不要な放射やプロセス性能の低下を避けるために、PCB 設計では鋭い角や直角を避ける必要があります。

(13) デバイス分離規則:

A. 必要なデカップリング コンデンサをプリント基板に追加して、電源の干渉信号をフィルタリングし、電源信号を安定させます。 多層基板では、デカップリング コンデンサの位置は一般的に必要ありませんが、2 層基板では、デカップリング コンデンサのレイアウトと電源の配線モードがシステム全体の安定性に直接影響し、場合によっては設計の成功にさえ影響します。 .

B. 2 層基板設計では、電流はデバイスで使用される前にフィルタ コンデンサでフィルタ処理する必要があります。 同時に、デバイスによって生成される電源ノイズが下流のデバイスに与える影響を十分に考慮する必要があります。 一般的に言えば、バス構造設計を採用する方が良いです。 また、伝送距離が長いことによる電圧降下が機器に与える影響も考慮して設計してください。 必要に応じて、いくつかの電源フィルター ループを追加する必要があります。電位差を避けてください。

C. 高速回路の設計において、デカップリング コンデンサを正しく使用できるかどうかは、ボード全体の安定性に関係します。

(14) デバイス レイアウト ゾーニング/レイヤリング ルール:

A. 主に動作周波数の異なるモジュール間の相互干渉を防ぐためと、高周波部分の配線長を極力短くするためです。 通常、高周波部品は配線長を短くするためにインターフェース部分に配置されます。 もちろん、このようなレイアウトでは、低周波信号の干渉の可能性を考慮する必要があります。 同時に、グランドプレーンの高周波部分と低周波部分の分割の問題も考慮する必要があります。 通常、2 つの部品のグランドは分割してから、インターフェイスで 1 点に接続する必要があります。

B.ハイブリッド回路の場合、アナログ回路とデジタル回路もプリント回路基板の両側に配置され、中間に異なる層の配線と層の分離があります。

(15) 分離銅領域の管理規則:

孤立した銅領域の出現は、予測できない問題を引き起こします。 したがって、絶縁された銅領域を他の信号と接続すると、信号品質を改善するのに役立ちます。 通常、絶縁された銅領域は接地または削除されます。 実際の生産では、PCB メーカーは一部の基板の空いている部分に銅箔を追加しました。これは主に PCB 処理の便宜のためであり、PCB の反りを防止する上でも一定の役割を果たします。

孤立した銅領域の出現は、予測できない問題を引き起こします。 したがって、絶縁された銅領域を他の信号と接続すると、信号品質の向上に役立ちます。

絶縁された銅領域は通常、接地されるか取り除かれます。 実際の生産では、PCB メーカーは一部の基板の空いている部分に銅箔を追加しました。これは主に PCB 処理の便宜のためであり、PCB の反りを防止する上でも一定の役割を果たします。

(16) 電源層とグランド層の整合性規則:

スルーホールが密集している箇所では、電源のくり抜いた箇所での穴同士の相互接続や、プレーン層の分断を形成するフォーメーションが生じ、プレーン層の一体性が損なわれ、ひいては、 形成における信号線の回路面積の増加。

(17) 電源層とグランド層を重ねるルール:

異なる電源層は、空間的に重ならないようにする必要があります。 主に、異なる電源間の干渉、特に大きな電圧差を持ついくつかの電源間の干渉を減らすことです。 電源プレーンのオーバーラップの問題は回避する必要があります。 避けるのが難しい場合は、中間層を考慮することができます。

(18) 3W ルール:

ライン間のクロストークを減らすために、ライン間隔が十分に大きいことを確認してください。 線の中心間隔が線幅の 3 倍以上の場合、

この場合、電界の 70% が相互に干渉しないようにすることができます。これを 3W 則と呼びます。 98% の電界が互いに干渉しない場合、10W の間隔を使用できます。

(19) 規則 20H:

電源層と層の間の電界は可変であるため、基板の端で電磁干渉が放射されます。 エッジ効果といいます。 解決策は、電力層を縮小して、電界がグランド プレーンの範囲内でのみ伝導されるようにすることです。 1 H (電源とグランドの間の媒体の厚さ) の単位で、20 H 減少すると、電界の 70% をグランド プレーンの端に制限できます。 100H を縮小すると、電界の 98% を制限できます。

(20) V. ルール:

PCB の層数を選択するための規則は次のとおりです。クロック周波数が 5MHz に達するか、パルスの立ち上がり時間が 5ns 未満の場合、PCB は多層基板を使用する必要があり、これが一般的な規則です。 場合によっては、コストやその他の要因を考慮して、2 層基板構造を使用する場合、この場合、PCB の片面を完全なグランド プレーン層として使用する方が良い場合があります。