PCB設計で従うべきルール

(1) アース線ループのルール:

ループの最小ルールは、信号線とそのループによって形成されるループ領域をできるだけ小さくすることです。 ループ領域が小さいほど、外部放射が少なくなり、外部干渉が少なくなります。 この規則に従って、グランド プレーンを分割するときは、グランド プレーンのスロットによって引き起こされる問題を防ぐために、グランド プレーンの分布と重要な信号ルーティングを考慮する必要があります。 2 層基板設計では、電源用に十分なスペースが残っている場合は、左側の部分を基準グランドで埋め、両面グランド信号を効果的に接続するために必要な穴をいくつか追加する必要があります。 一部の重要な信号については、可能な限り接地線の分離を使用する必要があります。 高周波を使用する一部の設計では、グランドプレーン信号回路を特別に考慮する必要があります。 多層基板の使用をお勧めします。

(2) クロストーク制御:

クロストークとは、PCB 上の異なるネットワーク間の相互干渉を指し、主に並列ライン間の分布容量とインダクタンスが原因で、長い平行配線によって引き起こされます。 クロストークを克服するための主な対策は次のとおりです。

並列配線の間隔を広げ、3W ルールに従ってください。

平行線の間に接地絶縁線を挿入します。

配線層とグランド プレーンの間の距離を縮めます。

信号線が異なるレイヤー間で自己ループを形成しないようにします。 この種の問題は、多層プレートの設計で発生しやすく、セルフ ループが放射干渉を引き起こします。

(9) ルーティングの分岐長の制御規則:

枝の長さを制御してみてください。 一般的な要件は Tdelay<=Trise/20 です。

(10) 配線の共振規則:

主に高周波信号の設計、つまり共振を避けるため、配線長は波長の整数倍にならないようにします。

(11) 配線長制御規則:

つまり、ショートラインのルールです。 設計では、配線の長さが長すぎることによる干渉の問題を軽減するために、配線の長さをできるだけ短くする必要があります。 特に、クロック ラインなどの一部の重要な信号ラインは、デバイスの近くに配置する必要があります。 複数のデバイスを駆動するには、特定の状況に応じてネットワーク トポロジを決定する必要があります。

(12) 面取りルール:

不要な放射やプロセス性能の低下を避けるために、PCB 設計では鋭い角や直角を避ける必要があります。

(13) デバイス分離規則:

A. 必要なデカップリング コンデンサをプリント基板に追加して、電源の干渉信号をフィルタリングし、電源信号を安定させます。 多層基板では、デカップリング コンデンサの位置は一般的に必要ありませんが、2 層基板では、デカップリング コンデンサのレイアウトと電源の配線モードがシステム全体の安定性に直接影響し、場合によっては設計の成功にさえ影響します。 .

B. 2 層基板設計では、電流はデバイスで使用される前にフィルタ コンデンサでフィルタ処理する必要があります。 同時に、デバイスによって生成される電源ノイズが下流のデバイスに与える影響を十分に考慮する必要があります。 一般的に言えば、バス構造設計を採用する方が良いです。 また、伝送距離が長いことによる電圧降下が機器に与える影響も考慮して設計してください。 必要に応じて、いくつかの電源フィルター ループを追加する必要があります。電位差を避けてください。

C. 高速回路の設計において、デカップリング コンデンサを正しく使用できるかどうかは、ボード全体の安定性に関係します。

(14) デバイス レイアウト ゾーニング/レイヤリング ルール:

A. 主に動作周波数の異なるモジュール間の相互干渉を防ぐためと、高周波部分の配線長を極力短くするためです。 通常、高周波部品は配線長を短くするためにインターフェース部に配置されます。 もちろん、このようなレイアウトでは、低周波信号の干渉の可能性を考慮する必要があります。 同時に、グランドプレーンの高周波部分と低周波部分の分割の問題も考慮する必要があります。 一般に、2 つの部品のグランドは分割してから、インターフェイスで 1 点に接続する必要があります。

B.ハイブリッド回路の場合、アナログ回路とデジタル回路もプリント回路基板の両側に配置され、中間に異なる層の配線と層の分離があります。

(15) 分離銅領域の管理規則:

孤立した銅領域の出現は、予測できない問題を引き起こします。 したがって、絶縁された銅領域を他の信号と接続すると、信号品質を改善するのに役立ちます。 通常、絶縁された銅領域は接地または削除されます。 実際の生産では、PCB メーカーは一部の基板の空いている部分に銅箔を追加しました。これは主に PCB 処理の便宜のためであり、PCB の反りを防止する上でも一定の役割を果たします。

孤立した銅領域の出現は、予測できない問題を引き起こします。 したがって、絶縁された銅領域を他の信号と接続すると、信号品質の向上に役立ちます。

絶縁された銅領域は通常、接地されるか取り除かれます。 実際の生産では、PCB メーカーは一部の基板の空いている部分に銅箔を追加しました。これは主に PCB 処理の便宜のためであり、PCB の反りを防止する上でも一定の役割を果たします。

(16) 電源層とグランド層の整合性規則:

スルーホールが密集している箇所では、電源のくり抜いた箇所での穴同士の相互接続や、プレーン層の分断を形成するフォーメーションが生じ、プレーン層の一体性が損なわれ、ひいては、 形成における信号線の回路面積の増加。

(17) 電源層とグランド層を重ねるルール:

異なる電源層は、空間的に重ならないようにする必要があります。 主に、異なる電源間の干渉、特に大きな電圧差を持ついくつかの電源間の干渉を減らすことです。 電源プレーンのオーバーラップの問題は回避する必要があります。 避けるのが難しい場合は、中間層を考慮することができます。

(18) 3W ルール:

ライン間のクロストークを減らすために、ライン間隔が十分に大きいことを確認してください。 線の中心間隔が線幅の 3 倍以上の場合、

この場合、電界の 70% が相互に干渉しないようにすることができます。これを 3W 則と呼びます。 98% の電界が互いに干渉しない場合、10W の間隔を使用できます。

(19) 規則 20H:

電源層と層の間の電界は可変であるため、基板の端で電磁干渉が放射されます。 エッジ効果といいます。 解決策は、電力層を縮小して、電界がグランド プレーンの範囲内でのみ伝導されるようにすることです。 1 H (電源とグランドの間の媒体の厚さ) の単位で、20 H 減少すると、電界の 70% をグランド プレーンの端に制限できます。 100H を縮小すると、電界の 98% を制限できます。

(20) V. ルール:

PCB の層数を選択するための規則は次のとおりです。クロック周波数が 5MHz に達するか、パルスの立ち上がり時間が 5ns 未満の場合、PCB は多層基板を使用する必要があり、これが一般的な規則です。 場合によっては、コストやその他の要因を考慮して、2 層基板構造を使用する場合、この場合、PCB の片面を完全なグランド プレーン層として使用する方が良い場合があります。