Kingfordは「高品質、短納期、小量の試作生産から量産まで」というお客様のニーズにお応えします
深セン市宝安区福海街福橋第三工業団地龍匯6号
+86-134108630859:00-18:00(月~土)
PCB設計
PCB設計
PCB配線説明
02Mar
Andy コメント件

PCB配線説明

PCB 設計において、配線は製品設計を完了するための重要なステップです。 これまでの準備は万全と言えます。 PCB全体の中で、配線の設計プロセスが最も制限され、スキルが最も詳細であり、作業負荷が最大です。

PCB配線には、片面配線、両面配線、多層配線があります。 また、配線には自動配線と対話配線の 2 通りの方法があります。 自動配線の前に、要件の厳しい配線を事前にインタラクティブに配線できます。 入力端子と出力端子の側線は、反射干渉を避けるために隣接する平行を避ける必要があります。 必要に応じて、絶縁のためにグランド線を追加し、隣接する 2 つの層の配線を互いに垂直にする必要があります。これにより、寄生結合が発生する可能性があります。

自動ルーティングのルーティング率は、レイアウトの良し悪しに依存し、ルーティングの曲げ回数、スルー ホールの数、ステップ数などを含むルーティング ルールを事前に設定することができます。 短い線をすばやく接続すると、迷路のルーティングが実行されます。 最初に、敷設する回線に対してグローバル ルーティング パスの最適化が実行されます。これにより、必要に応じて敷設済みの回線を切断できます。 そして、全体的な効果を改善するために再配線してみてください。

PCB design

スルーホールは、現在の高密度 PCB 設計には適していないと感じています。 多くの貴重な配線チャネルを無駄にします。 この矛盾を解決するために、ブラインドホールと埋め込みホール技術が登場しました。 スルーホールの役割を完了するだけでなく、多くの配線チャネルを節約して、配線プロセスをより便利、スムーズ、かつ完璧にします。 PCB 設計プロセスは、複雑で単純なプロセスです。 上手に使いこなしたいのであれば、電子工学設計者の大半が真の意味をつかむには経験が必要です。

1. 電源・アース線の処理

PCB ボード全体の配線が十分に完了していても、電源とアース線の不適切な考慮によって引き起こされる干渉は、製品の性能を低下させ、製品の成功率に影響を与えることさえあります。 したがって、製品の品質を確保するために、電気およびアース線の配線は、電気線およびアース線によって生成されるノイズ干渉を最小限に抑えるために真剣に検討する必要があります。

電子製品の設計に携わるすべてのエンジニアは、アース線と電力線の間のノイズの原因を知っており、現在ではノイズ抑制の低下についてのみ説明しています。

(1) 電源とアース線の間に結合コンデンサを追加することはよく知られています。

(2) 電源、アース線の幅は極力広くしてください。 アース線は、電源線よりも太くする必要があります。 アース線>電源線>信号線の関係です。 通常、信号線の幅は 0.2 ~ 0.3mm、最も狭い幅は 0.05 ~ 0.07mm、電源線は 1.2 ~ 2.5mm です。

デジタル回路の PCB は、幅の広いグランド ワイヤでループを形成する、つまり、使用するグランド グリッドを形成するために使用できます (アナログ回路のグランドはこの方法では使用できません)。

(3) 銅層の広い面積をアース線として使用し、プリント基板の未使用箇所はすべてアース線としてアースに接続してください。 または、電源用に 1 層、アース線用に 1 層の多層基板にすることもできます。

2. デジタル回路とアナログ回路の共通グランド処理

現在、多くの PCB はもはや単一の機能回路 (デジタルまたはアナログ回路) ではなく、デジタル回路とアナログ回路で構成されています。 そのため、配線時には相互干渉、特にアース線へのノイズ干渉を考慮する必要があります。

デジタル回路の周波数が高く、アナログ回路の感度が高い。 信号ラインについては、高周波信号ラインは敏感なアナログ回路デバイスから可能な限り離します。 接地線については、統合された PCB には外界へのノードが 1 つしかないため、デジタルとアナログの共通接地の問題は PCB 内部で処理する必要がありますが、基板内のデジタル接地とアナログ接地は実際には互いに分離されています。 PCB と外界 (プラグなど) の間のインターフェースのみ。 デジタルグランドとアナロググランドの間に短絡があります。 接続ポイントは 1 つだけですのでご注意ください。 一部は PCB では一般的ではありませんが、これはシステム設計によって決定されます。

3.信号線は電気(グランド)層に敷設

多層プリント基板を配線する際、信号線層の配線本数が少なくなり、層数が増えることで無駄が生じ、生産の手間とコストが増大します。 この矛盾を解決するために、電気(グランド)層での配線が考えられます。 最初に電力層を検討し、次に階層を検討する必要があります。 ストラタムの完全性を維持する方がよいからです。

4. 大面積導体における接続脚の処理

大面積アース(電気)では、よく使われる部品や部品の脚同士を接続するため、接続脚の扱いを総合的に考える必要があります。 電気的性能に関する限り、コンポーネント脚のボンディング パッドを銅表面に完全に接続することをお勧めしますが、コンポーネントの溶接アセンブリには次のようないくつかの不利な危険があります。 ① 溶接には高出力ヒーターが必要です。 . ②はんだ付け不良が発生しやすい。 したがって、電気的性能とプロセスのニーズを考慮して、熱シールドと呼ばれる十字形のパッドが作成され、一般にサーマルパッドとして知られています。 このようにして、溶接中のセクションの過度の熱放散による誤ったはんだ接合の可能性を大幅に減らすことができます。 多層基板の電気(接地)脚の処理は同じです。

5. ケーブル配線におけるネットワーク システムの役割

多くの CAD システムでは、ルーティングはネットワーク システムによって決定されます。 グリッドが密集しすぎてアクセスが増えますが、ステップ サイズが小さすぎ、マップ フィールドのデータ量が多すぎます。必然的に機器のより大きなストレージ スペースが必要になり、操作に大きな影響を与えます。 コンピュータ電子製品の速度。 ただし、コンポーネントの脚のパッドが占有しているチャネルや、取り付け穴または固定穴が占有しているチャネルなど、一部のチャネルは無効です。 グリッドがまばらでパスが少なすぎると、展開率に大きな影響を与えます。 したがって、ルーティングをサポートするには、適度に密度の高いグリッド システムが必要です。

標準コンポーネントの脚間の距離は 0.1 インチ (2.54 mm) であるため、グリッド システムの基本は一般に 0.1 インチ (2.54 mm) または 0.1 インチ未満の整数倍 (0.05 インチ、0.025 インチ、0.02 など) です。 インチなど

6.デザインルールチェック(DRC)

配線設計が完了したら、配線設計が設計者が策定したルールに準拠しているかどうか、また策定したルールがPCB製造プロセスの要件に準拠しているかどうかを慎重に確認する必要があります。 一般に、次の側面がチェックされます。

(1) ラインとライン、ラインとコンポーネントパッド、ラインとスルーホール、コンポーネントパッドとスルーホール、スルーホールとスルーホールの間の距離が妥当であり、生産要件を満たしているかどうか。

(2) 電源線とアース線の幅は適切で、電源線とアース線は密結合 (低波動インピーダンス) になっていますか? アース線を広げることができる PCB の場所はありますか?

(3) キーとなる信号線は、最短距離にする、保護線を追加する、入力線と出力線を明確に分離するなど、最善の対策が講じられているか。

(4) アナログ回路とデジタル回路のアース線は独立しているか。

(5) PCB に追加されたグラフィックス (アイコンやラベルなど) が信号の短絡を引き起こすかどうか。

(6) いくつかの望ましくないアラインメントを修正します。

(7) PCB にプロセスラインはありますか? 抵抗溶接が製造プロセスの要件を満たしているかどうか、抵抗溶接のサイズが適切かどうか、電気設備の品質に影響を与えないようにデバイス パッドに文字マークが押されているかどうか。

(8) 多層基板の電源層の額縁が縮んでいないか、例えば電源層の銅箔が基板外に露出しているとショートしやすい。

7.鋭角、インピーダンスの不連続性などがあるかどうかを確認します

(1) 高周波電流の場合、ワイヤの曲げが直角または鋭角でさえある場合、曲げ付近の磁束密度と電場強度は比較的高く、強い電磁波を放射し、インダクタンスが大きくなります。 ここでは比較的大きくなるため、インダクタンスは鈍角または丸みを帯びた角よりも大きくなります。

(2) デジタル回路のバス配線は、配線ターンが鈍角または丸みを帯びており、配線占有面積が比較的小さい。 同じ行間隔の条件下では、合計行間隔の幅は、直角ターンの幅の 0.3 分の 1 になります。

8. 3Wと3Hの原理を確認する

(1) クロック、リセット、100M を超える信号、および一部のキーバス信号は、他の信号線と 3W の原則を満たす必要があります。 同じレイヤーと隣接するレイヤーに平行線がなくなり、リンク上のビアの数が可能な限り少なくなります。

(2) 高速信号用のビア数に問題があります。 一部のデバイス命令では、一般に、高速信号用のビアの数に厳密な要件があります。 相互接続を参照する原則は、必要なピン ファンアウト ビアを除いて、内層に冗長ビアを作成することは固く禁じられているということです。 彼らは 8G PCIE 3.0 配線を敷設し、4 つのビアも作成しましたが、これは問題ありません。

(3) 同一フロアのクロックと高速信号の中心距離は 3H (H は配線フロアからリターン プレーンまでの距離) を厳守すること。 隣接するレイヤーの信号がオーバーラップすることは固く禁じられており、3H の原則も満たす必要があることが示唆されています。 上記のクロストークの問題をチェックするために利用できるツールがあります。

Gerberファイル、BOMファイル、および設計ファイルをアップロードするだけで、KINGFORDチームは24時間以内に完全な見積もりを提供します。