Kingfordは「高品質、短納期、小量の試作生産から量産まで」というお客様のニーズにお応えします
深セン市宝安区福海街福橋第三工業団地龍匯6号
+86-134108630859:00-18:00(月~土)
PCB設計
PCB設計
PCB 設計の配線ルールと PCB 配線の参照要因分析
02Mar
Jeff コメント件

PCB 設計の配線ルールと PCB 配線の参照要因分析

PCBA完成品のコア部分はPCBであり、PCBの最も基本的な部分は回路です。 次に、PCB設計配線ルールの模式図とPCB設計配線基準要因の分析を紹介します。 PCBAの配線を理解するには、PCBAのクローニング処理とPCBAの展開処理が不可欠です。

PCB配線の基本ルール

1、ルーティング方向を制御する

入力端子と出力端子の配線は平行にならないようにしてください。 PCB配線中、隣接する層の配線方向は直交し、隣接する層で異なる信号線を同じ方向に配線することを避け、不要な層間干渉を減らします。 信号のクロストークは、PCBA 加工製品の機能に大きな影響を与えます。 PCB 配線が構造上 (一部のバックプレーンなど) 制限され、特に信号レートが高い場合に並列配線を避けることが困難な場合は、各配線層をグランド プレーンで分離し、各信号線をグランド ワイヤで分離することを検討してください。

pcb board

2、配線のオープンループとクローズドループをチェック

PCB 配線では、配線によって発生する「アンテナ効果」を回避し、不要な干渉の放射と受信を減らすために、一方の端が浮いている配線形態を持つことは一般的に許可されません。そうしないと、PCBA 処理に予期しない結果がもたらされる可能性があります。

3、ルーティングの長さを制御する

1. 配線長をできるだけ短くする

PCB 配線中は、配線長による干渉を減らすために、配線長をできるだけ短くする必要があります。

2. 配線の長さを調整する

PCBA 処理には、タイミングに関する厳しい要件があります。 信号タイミングの要件を満たすために、PCB 上の信号配線長を調整することは、PCB 設計の一部になっています。

4、ルーティングブランチの長さを制御する

PCB 配線中は、ルーティング ブランチの長さを制御して、ブランチの長さをできるだけ短くします。 さらに、通常、配線遅延 tdelay ≤ trise/20 である必要があります。ここで、trise はデジタル信号の立ち上がり時間です。 ルーティング分岐の長さ制御の概略図

5、コーナーデザイン

PCB の配線中、ルーティング ターンは避けられません。 配線が直角に曲がると、追加の寄生容量とインダクタンスがコーナーで生成されます。 不要な放射を回避し、PCBA 処理製品の性能に影響を与えるため、ルーティング ターンの角を鋭角や直角に設計しないでください。 同時に、鋭角と直角の処理性能も劣ります。 すべての線の間の夾角が 135 ° 以上である必要があります。 配線にどうしても直角の角が必要な場合は、2 つの改善方法を採用できます。 もう1つは、角を丸くすることです。 角丸方式が最適で、45°角は10GHzの周波数で使用できます。 45 ° コーナー ルーティングの場合、コーナーの長さは L ≥ 3W である必要があります。

6、差動ペアルーティング

不完全なリターン パスの影響を回避するために、差動ペア ルーティングを使用できます。 より優れたシグナル インテグリティを得るために、差動ペア ルーティングを使用して高速信号伝送を実現できます。 上記の LVDS レベル伝送では、差動伝送線路を使用します。

1.差動信号伝送の利点:

a. 出力ドライブの合計 di/dt が大幅に減少するため、トラックの崩壊と潜在的な電磁干渉が減少します。

b. 受信機の差動アンプは、シングルエンドアンプよりも高いゲインを持っています。

c. 差動信号が密結合の差動ペアで伝送される場合、リターン パスでのクロストークや変異に対してより堅牢になります。

d. 各信号には独自のリターン パスがあるため、差動信号はコネクタまたはパッケージを通過するときにスイッチング ノイズの影響を受けません。

2.差動信号の欠点:

a. 差動信号が適切にバランス調整またはフィルタリングされていない場合、またはコモンモード信号が存在する場合、EMI 問題が発生する可能性があります。

b. シングルエンド信号と比較して、差動信号の伝送には二重の信号線が必要です。

3. 差動ペア ルーティングを設計するときは、次の原則に従う必要があります。

a. 差動ペアの 2 つの信号ルート間の距離 S をルート全体で一定に保ちます。

b. D > 2S を確保して、2 つの差動ペア信号間のクロストークを最小限に抑えます。

c. 素子の反射インピーダンスを最小にするために、差動ペアの 2 つの信号ライン間の距離 S は S=3H を満たすようにしてください。

d. 2 本の差動信号ラインの長さを等しくして、信号の位相差をなくします。

e. ビアはインピーダンスの不一致とインダクタンスを引き起こす可能性があるため、差動ペアで複数のビアを使用しないでください。

7、制御基板配線のインピーダンスと配線端子のマッチング

高速デジタル回路の PCBA 処理や RF 回路の PCBA 処理では、PCB 配線のインピーダンスに対する要求があり、PCB 配線のインピーダンスを制御する必要があります。 PCB 配線中、同じネットワークの線幅は一定でなければなりません。 線路幅の変化は線路の特性インピーダンスの不均一を引き起こし、高速デジタル回路によって伝送される信号を反映するため、このような状況は設計上可能な限り回避する必要があります。 コネクタ アウトレット、BGA カプセル化されたアウトレット、およびその他の同様の構造などの特定の条件下で、線幅が避けられない場合は、中央の一貫性のない部分の有効長を制御し、可能な限り減らす必要があります。

高速デジタル回路では、PCB 配線の遅延時間が信号の立ち上がり時間 (または立ち下がり時間) の 1/4 を超える場合、その配線は伝送線路と見なすことができます。 信号の入力および出力インピーダンスと伝送線路のインピーダンスとの間の正しい整合を確保するために、さまざまな端子整合方法を使用できます。 選択したマッチング方法は、ネットワークの接続モードと配線のトポロジに関連しています。

8、接地保護配線の設計

アナログ回路の PCB 設計では、保護配線が広く使用されています。 たとえば、完全なグランド プレーンのない 2 層基板では、敏感なオーディオ入力回路のルーティングの両側がグランド ルーティングを通過する場合、クロストークを 1 桁減らすことができます。

デジタル回路では、完全な接地プレーンを使用して接地保護配線を置き換えることができます。 接地保護配線には、多くの場所で完全な接地面よりも多くの利点があります。

経験上、2 本のマイクロストリップ ラインの間に両端が接地された 3 番目のワイヤを挿入すると、2 本のマイクロストリップ ライン間の結合が半分になります。 3 番目のワイヤが多くのスルー ホールを介してグランド プレーンに接続されている場合、それらの結合はさらに減少します。 グランドプレーン層が複数ある場合は、各保護経路の中間ではなく両端で接地する必要があります。

9、配線の共振を防ぐ

基板配線時は、共振を避けるため、配線長が波長の整数倍にならないようにしてください。

10、配線のためのいくつかのプロセス要件

1.配線範囲

配線範囲のサイズ要件は、表に示されています。これには、ラインの内層と外層、基板の端までの銅箔、および非金属の穴の壁のサイズが含まれます。

2. 配線の線幅と線間隔

PCBA アセンブリの処理密度が許す場合は、可能な限り低密度の配線設計を選択して、欠陥のない製造能力と信頼性を向上させる必要があります。 現在、一般的なメーカーの処理能力は、最小線幅が 0.127mm (5mil)、最小線間隔が 0.127mm (5mil) です。

3. ワイヤーとチップ部品パッドの接続

ワイヤーとチップ部品を接続する場合、原則としてどこでも接続できます。 ただし、リフロー溶接で溶接されるチップ部品は、次の原則に従って設計する必要があります。

a. 抵抗や容量など、ボンディングパッドが2つある部品の場合、ボンディングパッドに接続するプリント線は、ボンディングパッドの中心から左右対称に引き出し、ボンディングパッドに接続するプリント線は同じ幅にする必要があります。 この規定は、線幅が 0.3mm (12mil) 未満の出力線では無視できます。

b. 幅の広いプリント配線に接続されたボンディング パッドは、通常「断熱パス」と呼ばれる、中間の幅の狭いプリント配線を経由することが望ましいです。 それ以外の場合、2125 (インチ システム、つまり 0805) および次の SMD は、溶接中に「垂直」欠陥が発生する傾向があります。

4. SOIC、PLCC、QFP、SOTなどのボンディングパッドとの結線

SOIC、PLCC、QFP、SOTなどのボンディングパッドに配線を接続する場合、一般的にボンディングパッドの両端から配線を引き出すことを推奨します。

3、デカップリングコンデンサ構成

電源入力端子ジャンパ 10~100μF 電解コンデンサ。 できれば100μFに接続した方が良いです。

原則として、各集積回路チップには 0.01pF のセラミック チップ コンデンサを搭載する必要があります。 プリント基板間のギャップが足りない場合は、4~8チップごとに1~10pFのタンタルコンデンサを配置することができます。

RAM や ROM のストレージ部品など、ノイズ耐性が弱く、電源オフ時の電力変化が大きい部品では、チップの電源ラインとグランド線の間にデカップリング コンデンサを接続する必要があります。

コンデンサのリードは長すぎてはいけません。特に高周波バイパス コンデンサにはリードがありません。

プリント基板にコンタクタ、リレー、ボタンなどがあると、それらを操作したときに大きな火花放電が発生します。 放電電流を吸収するために RC 回路を使用する必要があります。 一般的に、R は 1~2k Ω、C は 2.2~47 μ F です。

CMOS は入力インピーダンスが高く、誘導を受けやすいため、未使用のポートは接地するか、使用時に正の電源に接続する必要があります。

4、部品間の配線

PCB プリント回路では交差回路は許可されません。 交差する可能性のあるラインは、「穴あけ」と「巻き取り」で解決できます。

同じレベルの回路の接地点はできるだけ近くし、このレベルの回路の電力フィルター コンデンサもこのレベルの接地点に接続する必要があります。

一般的なアース線は、「高周波中周波低周波」の原則に厳密に従って、「弱電流から強電流」の順序で段階的に配置する必要があり、ランダムに何度も繰り返すことはできません。

ICベースをご使用の際は、ICベースの位置決め溝の向き、ICの各ピンの位置に十分注意してご使用ください。

この記事では、主に PCB 設計の配線規則の概略図と PCB 設計の配線基準要因の分析について紹介します。

Gerberファイル、BOMファイル、および設計ファイルをアップロードするだけで、KINGFORDチームは24時間以内に完全な見積もりを提供します。