PCB回路基板の設計スキルに関する一般的な問題

PCB 設計ではさまざまな問題に遭遇することが多く、頭の痛い問題です。 ここでは、PCB 設計スキルに関するよくある質問をいくつか紹介します。

PCB 設計における 10 の一般的な問題

1. PCB ボードの選択方法は?

PCB ボードの選択は、設計要件を満たすことと、大量生産およびコストの間のバランスを達成する必要があります。 設計要件には、電気部品と機械部品が含まれます。 この材料の問題は通常、非常に高速な PCB 基板 (周波数が GHz を超える) を設計する場合に重要になります。 たとえば、一般的に使用されている FR-4 材料は、数 GHz の周波数で誘電損失があり、信号の減衰に大きな影響を与えるため、適していない場合があります。 電気に関しては、誘電率と誘電損失が設計された周波数で適用できるかどうかに注意してください。

2. 高周波干渉を避けるには?

高周波干渉を回避するための基本的な考え方は、クロストークと呼ばれる高周波信号電磁界の干渉を最小限に抑えることです。 高速信号とアナログ信号の間の距離を広げたり、アナログ信号の横にグランド ガード/ハント トレースを追加したりできます。 デジタルグランドからアナロググランドへのノイズ干渉にも注意が必要です。

3. 高速設計におけるシグナル インテグリティの問題を解決するにはどうすればよいですか?

シグナル インテグリティは基本的にインピーダンス マッチングの問題です。 インピーダンス整合に影響を与える要因には、信号源と出力インピーダンスの構造、配線の特性インピーダンス、負荷側の特性、配線のトポロジ アーキテクチャが含まれます。 解決策は、ルーティングのトポロジを終了して調整することです。

4. 差分分配ラインはどのように実現されますか?

差動ペアの配線では、2 つの点に注意する必要があります。 1 つは 2 つのラインの長さを可能な限り同じにすることであり、もう 1 つは 2 つのライン間の距離 (差動インピーダンスによって決まる) を常に変化させない、つまり平行のままにすることです。 . 平行する方法は 2 つあります。 1 つは 2 つの線が同じ側を並んで歩くことであり、もう 1 つは 2 つの線が上下の隣接する層を歩くことです。 一般に、前者には多くの並列実装があります。

5. 出力端子が 1 つしかないクロック信号ラインの場合、差動分配ラインを実現するにはどうすればよいですか?

信号ソースとレシーバの両方が差動信号である場合にのみ、差動分配ラインを使用することは意味があります。 したがって、差動分配ラインは、出力端子が 1 つしかないクロック信号には使用できません。

6. 受信側の差動線路ペア間に整合抵抗を追加できますか?

通常、受信側の差動線路ペア間の整合抵抗が追加され、その値は差動インピーダンスの値と等しくなるはずです。 これにより、信号品質が向上します。

7. 差動ペアの配線を近づけて平行にする必要があるのはなぜですか?

差動ペアの配線は、適切に近接して平行にする必要があります。 いわゆる適切なアプローチは、この距離が差動ペアを設計するための重要なパラメータである差動インピーダンスの値に影響を与えるためです。 並列処理の必要性は、差動インピーダンスの一貫性を維持する必要があるためでもあります。 2 つのラインが遠いか近いかのどちらかである場合、差動インピーダンスが一致せず、シグナル インテグリティとタイミング遅延に影響します。

8. 実際の配線におけるいくつかの理論上の矛盾をどのように処理しますか?

1. 基本的には、アナログ信号とデジタル信号を分けて分離するのが正しい。 信号配線は溝を横切ったり、電源や信号のリターン電流経路が大きくなりすぎないように注意が必要です。

2. 水晶振動子はアナログ正帰還発振回路です。 安定した発振信号がある場合は、ループ ゲインと位相の仕様を満たす必要があります。 このアナログ信号の発振仕様は非常に干渉を受けやすいです。 グランド ガード トレースを追加しても、干渉を完全に分離できない場合があります。 また、離しすぎるとグランドプレーンのノイズが正帰還発振回路にも影響します。 したがって、水晶振動子とチップの間の距離はできるだけ近づける必要があります。

3. 高速配線と EMI 要件の間に多くの矛盾があることは事実です。 ただし、基本的な原理は、EMI によって追加された抵抗容量またはフェライト ビームにより、信号の一部の電気的特性が仕様を満たさないことです。 したがって、内層への高速信号配線など、配線および PCB スタッキングの手法を使用して EMI 問題を解決または軽減することをお勧めします。 最後に、抵抗コンデンサまたはフェライトビームを使用して、信号への損傷を減らします。

9. 高速信号の手動配線と自動配線の矛盾を解決するには？

強力な配線ソフトウェアを備えたほとんどの自動配線デバイスには、巻線モードとビアの数を制御するための制約が設定されています。 EDA各社の巻上機容量や制約条件の設定項目は、時としてかけ離れていることがある。 たとえば、蛇行巻き方を制御するのに十分な制約があるかどうか、および差動ペア間の距離を制御できるかどうか。 これは、自動配線の配線方法が設計者の思い通りにできるかどうかに影響します。 また、手動での配線調整の難しさもワインディングエンジンの実力に大きく関係しています。 たとえば、ルーティングのプッシュ能力、ビアのプッシュ能力、さらには銅コーティングへのルーティングのプッシュ能力などです。したがって、解決策は、強力な巻線エンジンを備えたルーターを選択することです。

10. テスト結合について。

テスト カプラーは、製造された PCB の特性インピーダンスが TDR (Time Domain Reflectometer) で設計要件を満たしているかどうかを測定するために使用されます。 一般に、制御するインピーダンスには、単線と差動ペアがあります。 したがって、テスト カプラーの引き回しライン幅とライン間隔 (差動アラインメントがある場合) は、制御するラインと同じにする必要があります。 最も重要なのは、測定中の接地点の位置です。 接地リードのインダクタンスを減らすために、TDR プローブが接地される場所は、通常、信号が測定される場所のすぐ近くにあります。 したがって、テストカプラの測定信号点と接地点との間の距離と方法は、使用するプローブに準拠する必要があります。