PCB でシグナル インテグリティの問題を引き起こす PCB 設計の 9 つの要因

PCB でシグナル インテグリティの問題を引き起こす PCB 設計の 9 つの要因

設計者にとって、PCB のシグナル インテグリティの問題を回避することは非常に複雑な作業です。 シグナル インテグリティの設計ルールとテクノロジを深く理解する必要があります。 より高速なロジック シリーズの導入により、設計者は単純な PCB レイアウトではシグナル インテグリティの要件を満たすことができないことに気付きました。

高速設計には特殊なシグナル インテグリティの問題があり、適切に処理しないと頭痛の種になる可能性があります。 設計サイクルの初期段階でシグナル インテグリティの問題を最小限に抑え、費用のかかる設計の反復を回避するために、エンジニアは常に最良の PCB 設計サービスを検討することをお勧めします。

その過程で、次のトピックについてより多くの洞察を提供します。

PCB のシグナル インテグリティとは何ですか?

PCB におけるシグナル インテグリティの要件

PCB でシグナル インテグリティの問題を引き起こす 9 つの要因

PCB のシグナル インテグリティとは何ですか?

シグナル インテグリティ (SI) は、信号が歪みなく伝搬する能力を表します。 シグナル インテグリティとは、単に伝送ラインを通過する信号の品質です。 信号がドライバーからレシーバーに伝搬するとき、信号の減衰量を測定できます。 より低い周波数では、この問題は大きな問題ではありませんが、PCB がより高速でより高い周波数 (>50MHz) で動作する場合に考慮すべき重要な要素です。 高周波状態では、信号のデジタルとアナログの両方の側面に注意を払う必要があります。

信号の完全性に対する伝送媒体の影響。

信号がドライバーからレシーバーに送信されるとき、信号は変更されずに残ることはなく、最初に送信された信号はさまざまな程度の歪みで受信されます。 信号の歪みは、インピーダンスの不一致、反射、リンギング、クロストーク、ジッター、グランド バウンスによって引き起こされます。 設計者の主な目標は、元の信号が最小限の歪みで宛先に到達できるように、これらの要因を最小限に抑えることです。 信号品質を維持し、電子回路への悪影響を制御するためにも、特別な注意が必要です。

PCB におけるシグナル インテグリティの要件

PCB でシグナル インテグリティの問題が発生すると、期待どおりに動作しない場合があります。 信頼できない方法で動作する場合があります - 動作しない場合もあります。 試作段階ではうまくいくかもしれませんが、量産では失敗することがよくあります。 実験室では機能するかもしれませんが、現場で確実に動作することはできません。 古い生産バッチでは有効ですが、新しい生産バッチでは無効です。

変形します。つまり、その形状が目的の形状から変化します

有害な電子ノイズが信号に重畳され、信号対雑音比 (S/N) が低下します。

ボード上の他の信号や回路に有害なノイズを発生させます。

PCB は、次の場合に必要なシグナル インテグリティを備えていると見なされます。

その中のすべての信号は歪まない

その機器と相互接続は、周囲の他の電気製品の外部電気ノイズや電磁干渉 (EMI) の影響を受けにくく、その性能は規制基準を満たしているか上回っています。

規制基準に準拠しているか、それよりも優れているため、接続されている、または近くにある他の回路/ケーブル/製品で EMI を生成、導入、または放射しません。

PCB でシグナル インテグリティの問題を引き起こす 9 つの要因

PCB でシグナル インテグリティの問題が発生する最も重要な理由は、信号の立ち上がり時間が速いことです。 回路や機器が中程度の立ち上がり時間と立ち下がり時間で中低周波で動作する場合、PCB 設計に起因するシグナル インテグリティの問題はほとんど発生しません。 ただし、より高い (RF 以上の) 周波数で作業する場合、信号の立ち上がり時間ははるかに短くなります。 したがって、PCB 設計に起因するシグナル インテグリティは非常に大きな問題になります。

立ち上がり時間の短縮は、シグナル インテグリティにとって重要です。

PCB のシグナル インテグリティの低下を引き起こす要因:

一般に、信号の立ち上がり時間が速く、信号周波数が高いと、信号の完全性の問題が大きくなります。 分析のために、さまざまなシグナル インテグリティの問題を次のカテゴリに分類できます。

1.制御されていないラインインピーダンスによる信号の減衰

ネットワーク上の信号品質は、信号トレースとそのリターン パスの特性に依存します。 ライン上での動作中に信号がライン インピーダンスの変化や不均一性に遭遇すると、信号が反射し、リンギングや信号歪みの原因となります。

さらに、信号の立ち上がり時間が速いほど、制御されていないラインインピーダンスの変化によって引き起こされる信号の歪みが大きくなります。 反射による信号の歪みを最小限に抑えるために、次の方法でライン インピーダンスの変化を低減または排除できます。

信号線とそのリターン パスが、統一された制御インピーダンスを持つ統一された伝送線として機能することを確認します。

信号のリターン パスは、均一なプレーンとして信号層の近くに配置されます。

インピーダンスが制御された信号ラインが、信号ラインと同じ特性インピーダンスである、ソース インピーダンスとレシーバ インピーダンスが一致していることを確認してください。 これには、ソースとレシーバーに適切な終端抵抗を追加する必要がある場合があります。

2. その他のインピーダンス不連続による信号減衰

インピーダンスの不連続は、リンギングと信号の歪みを引き起こします。

前述のように、信号が伝送の過程でインピーダンスの不連続に遭遇すると、反射が発生し、リンギングや信号の歪みが発生します。 ライン インピーダンスの不連続は、次のいずれかの条件下で発生します。

信号がそのパスでビアに遭遇したとき。 信号が 2 つ以上のラインに分かれている場合。 配線ルートを信号線に接続する際に、信号リターン パス プレーンに不連続性が発生した場合。

配線ルートが信号線に接続されている場合。 信号線がソース側から始まるとき。 信号線が受信側で終端する場合。 信号パスとリターン パスがコネクタ ピンに接続されている場合。

さらに、信号の立ち上がり時間が速いほど、インピーダンスの不連続性による信号の歪みが大きくなります。 次の方法により、不連続なライン インピーダンスによる信号の歪みを最小限に抑えることができます。

より小さなビアおよび HDI PCB テクノロジを使用することで、ビアおよびビア スタブによって生じる不連続性の影響を最小限に抑えることができます。

トレース スタブの長さを減らします。 信号が複数の場所で使用される場合、ルーティングは多分岐分岐ではなくデイジー チェーンで行われます。 ソース側と受信側の終端抵抗は正しいです。 差動信号と密結合の差動ペアを使用すると、信号リターン パス プレーンの不連続による影響が大幅に少なくなります。 不連続が発生するコネクタでは、信号ラインをできるだけ短くし、信号のリターン パスをできるだけ広くする必要があります。

3. 伝搬遅延による信号減衰

信号がソースから PCB 上のレシーバーに到達するまでにかかる時間は限られています。 信号遅延は、信号ラインの長さに比例し、特定の PCB 層の信号速度に反比例します。 データ信号とクロック信号が全体的な遅延と一致しない場合、検出のために異なる時間に受信機に到着し、信号のスキューにつながります。 スキューが大きすぎると、信号のサンプリング エラーが発生する可能性があります。 信号速度が高速になるほどサンプリングレートが高くなり、許容たわみが小さくなり、たわみによる誤差が発生しやすくなります。

プロンプト: 信号遅延の一致 (主に配線長の一致) は、信号線のグループのたわみを最小限に抑えることができます。

4.信号減衰による信号減衰

導線抵抗 (表皮効果により高周波で増加) と誘電体損失係数 Df によって引き起こされる損失により、信号は PCB 回路上を伝播する際に減衰の影響を受けます。 これら 2 つの損失は周波数の増加に伴い増加するため、信号の高周波成分は低周波成分よりも大きな減衰を受けます。 これにより、信号帯域幅が減少し、信号の立ち上がり時間の増加による信号の歪みが発生します。 信号の立ち上がり時間が長すぎると、データ検出エラーが発生します。

プロンプト: 信号減衰が重要な考慮事項である場合、適切な種類の低損失高速材料を選択し、ルーティング ジオメトリを適切に制御して信号損失を最小限に抑える必要があります。

5. クロストークノイズによる信号減衰

信号ラインまたはリターン パス プレーンでの高速電圧または電流変換は、隣接する信号ラインに結合される可能性があり、その結果、隣接する信号ラインでクロストークやスイッチング ノイズの近くに有害な信号が発生します。 カップリングは、ワイヤ間の相互容量と相互インダクタンスによって発生します。 この相互の容量結合と誘導結合は、ワイヤ間のスペースを増やすことで減らすことができます。 経験則として、スペースは配線の幅 (3W) の 3 倍にする必要があります。 いつものように、立ち上がり時間が速い信号は、より多くのクロストークとスイッチング ノイズを生成します。

クロストークとスイッチング ノイズは、次の方法で低減できます。

隣接する信号経路の間隔を広げてください。 信号のリターン パスをできるだけ広くし、均一な平面として均一にし、分離したリターン パスを避けます。 誘電率の低い PCB 材料を使用してください。 差動信号と密結合の差動ペアを使用すると、本質的にクロストークの影響を受けにくくなります。

6. 電源および接地配電網による信号減衰

電源レールとグランド レールまたはパスまたはプレーンのインピーダンスは非常に低いですが、インピーダンスはゼロではありません。 出力信号と内部ドア スイッチの状態が変化すると、電源とグランドのレール/パス/プレーンを通過する電流が変化し、電源とグランドのパスで電圧が低下します。 これにより、デバイスの電源とグランド ピンの間の電圧が低下します。 この場合、周波数が高いほど信号変換時間は速くなり、ラインスイッチング状態の数が多いほど、電源線とアース線の両端での電圧降下が大きくなります。 これにより、信号のノイズ耐性が低下します。 大きすぎると機器故障の原因となります。

これらの影響を軽減するには、電力システムのインピーダンスを最小限に抑えるように配電ネットワークを設計する必要があります。

電源プレーンとグランド プレーンはできるだけ近づけて、PCB 表面にできるだけ近づける必要があります。 これにより、スルー ホールのインダクタンスが減少します。

複数の低インダクタンス デカップリング コンデンサを電源とグランド レールの間に使用し、デバイスの電源ピンとグランド ピンのできるだけ近くに配置する必要があります。

短いリードを使用した機器のパッケージング。

電源線と接地線に薄い高静電容量コアを使用すると、静電容量が大幅に増加し、電源線と接地線の間のインピーダンスが減少します。 PCB レイアウトで寄生容量を削減する方法をお読みください。

7. EMI/EMC による信号減衰

EMI/EMC は、周波数と信号の立ち上がり時間の増加に伴い増加します。 シングルエンド信号電流の場合、放射の遠方場強度は周波数に比例して増加しますが、差動信号電流の場合は周波数に比例して増加します。

8. ビア スタブおよびトレース スタブによって引き起こされるシグナル インテグリティの問題

ビア スタブは、信号伝送に使用されないビアの一部です。 ビア スタブは、特定の共振周波数を持つ共振回路として機能し、最大のエネルギーを蓄えます。 信号がこの周波数またはその付近に重要な成分を持っている場合、信号の成分は、その共振周波数でのスルーホール スタブのエネルギー要求により大幅に減衰します。 以下に説明する例では、ビアの部分 A は、外部導体 C1 から内部導体 Cn への信号伝搬に使用されます。 しかし、ビアの部分 B は冗長です。つまり、ビア スタブです。 スルーホール パイルと信号減衰およびデータ伝送速度への影響については、こちらをご覧ください。 回路基板アセンブリ、回路基板設計、および回路基板処理のメーカーは、PCB でシグナル インテグリティの問題を引き起こす 9 つの要因について説明しています。

ビア スタブは、PCB 内の信号を大幅に減衰させます。

より長い短い線はアンテナとして機能する可能性があるため、問題が増加し、EMC 規格に適合しなくなります。 スタブ トラッキングは、シグナル インテグリティに悪影響を及ぼす反射も生成します。 高速信号のプルアップまたはプルダウン抵抗は、スタブの一般的なソースです。 このような抵抗が必要な場合、信号はデイジー チェーンとしてルーティングされます。

9. グラウンド バウンスによるシグナル インテグリティの問題

過剰な電流が流れるため、回路のグランド基準レベルが元のレベルからずれています。 これは接地抵抗と配線抵抗（ボンディングワイヤや引き回しワイヤなど）が原因です。 したがって、接地のさまざまなポイントでの接地電圧レベルは異なります。 接地電圧は電流によって変化するため、これは接地バウンスと呼ばれます。

地面の跳ね返りを減らすテクニック:

デカップリング コンデンサをローカル グランドに実装します。 直列に接続された電流制限抵抗が含まれています。 デカップリング コンデンサをピンの近くに配置します。 適切な地面で実行します。

信号の立ち上がり時間は、SI 問題の重要なパラメータです。 必要なレベルのシグナル インテグリティを達成するには、インピーダンス制御、減衰、グランド バウンス、伝搬遅延、および EMI/EMC に注目する必要があります。 常に新しい設計を提案できるとは限らないため、PCB 設計段階でシグナル インテグリティ対策を講じる必要があります。 リアルタイムでデバイスのパフォーマンスを破壊するよりも、事前に対処することをお勧めします。 堅牢な PCB 設計ワークフローを実装してシグナル インテグリティを実現する方法に関する記事をご覧ください。 シグナル インテグリティを向上させるために、PCB 設計に関する情報をさらに収集します。