PCB 回路基板の設計、いくつかの平行線を引きましょう、利便性

プリント回路基板の性能では、利便性も考慮に入れる必要があります。余分な配線長は不可逆です。さらに、攻撃面が多くなり、ノイズ発生器が信号に結合される可能性があるため、信号はより長いルートでも減衰します。利用可能なジオメトリ内で作業する必要があり、無数の選択肢が残されています。

エアギャップと銅の厚さは相互に関連しています

これは、PCB を設計するときに対処しなければならない他の妥協点を思い起こさせます。まず第一に、大電流の回路基板は、電源を処理するために厚い銅層の恩恵を受けます。同時に、より大きな機器の内部領域を避けるために、狭い配線を使用してパッケージ化することも好みます。

適切なスタックをバランスの取れた動作にすることで、いくつかのファインピッチ接続といくつかの大電流アプリケーションが可能になります。この設定のデザインルールでは、信号層のエアギャップを小さくすることができますが、他のルールでは、より広いインターバルルールを設定して電源を投入します。

これらの 2 つのことは、良い隣人になることはできないため、障害として機能する別のレベルが必要です。レイヤーを追加するとコストが増加するため、使用可能なレイヤーを最大限に活用する必要があります。場合によっては、小間隔ルールがローカルエリアにのみ適用されます。コネクタまたはプロセッサがなくなると、より保守的な一連のルールが適用されます。このプロセス中のダイヤルはバランスをとる行為です。

printed circuit boards

コンポーネントはどのように配置されますか?

小さいサイズが好まれることはわかっています。高度に集積された回路はここから生まれます。「汎用」のシステムオンチップ (SOC) には、実際には数百の受動コンポーネントがあり、実際にシステムを作成するためにおそらく数十の他の集積回路があります。これらの追加回路のほとんどは、できるだけ SOC に近づけたいと考えています。

すべてのメモリおよび高速リンクは、テーブルの席を占有したいと考えています。短い特殊な電源管理 IC または PMIC を確実に使用するには、十分な電力が必要になる場合があります。もちろん、どのようなアナログラインも短くまっすぐにする必要があり、SOC の範囲を超えてはなりません。これらの機能が最初に SOC にないのはなぜですか?

それはチップアーキテクチャに帰着します。 SOCスペースの大部分を占めるほとんど目に見えないトランジスタゲートと比較して、メモリセルは非常に大きいです。これらは、デザインのメーカーであるという理由だけで、独自のパッケージに入れなければなりません。

ただし、コンピューティングデバイスの周辺は注目の商品です。私は文字通り意味します。周囲に配置できるスペースが多ければ多いほど良いです。小さなサイズの要件に直面している、そのようなドキュメント。パーツを互いに接近させ、同時に分離させたいと考えています。

これらすべての競争要因は、通常、物事の電圧分解を通じて戦略的クラスタリングにつながり、2 番目の焦点はそのルーティングにあります。 PCB アセンブリ配置のバランスプロセスでは、熱干渉と電磁干渉も考慮しました。コンテンツをさらに拡張できれば、テストアクセスを増やすことができます。同時に、回路基板全体を圧縮して、昨年の製品よりも小さな筐体に大きなバッテリーを搭載できるスペースを確保できれば素晴らしいと思います。

プリント基板配線時のトレードオフ

したがって、ルーティングはレイアウトの関数であり、レイアウトは上記のいくつかの要因の関数です。これらの要因のいくつかは、互いに直接競合します。最良のシミュレーションを行っても、重なりのニュアンスを予測することは困難です。完璧は手の届かないところにあるので、私たちが探しているもので十分です。保証期間内に問題なく動作すれば作業完了です。

十分な長さの滑走路があれば、理論的には、あらゆる種類の接続の最適な間隔を維持しながら、最小の紆余曲折と最小のスペースを使用する完全なメモリバスを使用できます。時間予算は、最小許容偏差に設定できます。問題は、時間はほとんど常に短いため、信号が処理できるすべての範囲が必要になることです。

全員を幸せにすることは不可能に思えます。社内チームだけでなく、各サプライヤも含めて全員が、ボード上の唯一のものであるかのように、チップを中心に構築されたリファレンスデザインを提供します。回路基板アセンブリと回路基板処理メーカーは、回路基板の設計を説明し、いくつかの平行線を引きます。性能面では、利便性も考慮する必要があります。配線の余分な長さが無駄になります。