高速 PCB 設計ではグランド プレーンのギャップを横切らない

高速 PCB 設計ではグランド プレーンのギャップを越えてはいけません

これらの線が地面の段差を横切らないようにしてください

私はよく電子製品や PCB フォーラムを閲覧していますが、同じ質問を何度もしていることに気付きます。 製造業者からプロの設計者まで、高速 PCB 設計に手を出しただけのすべての人が、この質問をします。 プロのシグナル インテグリティ エンジニアにとって、答えは明らかです。

あなたが長年の PCB レイアウト エンジニアであろうと一時的な設計者であろうと、この質問に対する答えを理解することは役に立ちます。 答えは、常に/決して述べられていないように組み立てられています。 私は通常、PCB 設計に関する質問に絶対的な答えを出すのは好きではありませんが、この場合の答えは明らかです。グランド プレーンのギャップに信号を配線しないでください。 グランド プレーンのギャップに配線してはいけない理由を詳しく見てみましょう。

最低地上高：低速および高速設計

この質問に答えるには、DC、低速および高速での信号の性能を考慮する必要があります。 これは、各タイプの信号が基準面で異なるリターン パスを生成するためです。 信号がたどるリターン パスは、回路基板で生成される EMI と特定の回路の EMI に対する感度に重要な影響を与えます。

PCB のリターン電流がどのように形成されるかを理解すれば、EMI とシグナル インテグリティにどのように影響するかを理解するのは簡単です。 これが重要な理由です。これは、グランド プレーン ギャップの配線に関連しています。 回路基板のリターン電流によって形成される回路は、2 つの重要な動作を決定します。

EMI感度。 回路内の電源とリターン電流によって生成されるループによって、回路基板の EMI に対する感度が決まります。 電流ループが大きい回路では寄生インダクタンスが大きくなり、放射 EMI の影響を受けやすくなります。

スイッチ信号が鳴ります。 信号がレベル間で切り替わると、回路の寄生インダクタンスが回路の過渡応答の減衰レベルを決定します。 回路内の寄生コンデンサと一緒に使用すると、これら 2 つの量によって過渡応答の固有周波数と減衰振動周波数が決まります。

DC、低速および高速信号を詳細に見てみましょう。

直流電圧・電流

回路基板が DC 電源で動作する場合、信号配線の直下にリターン電流が発生しません。 補給物資の返却地点まで直線で戻ります。 つまり、基本的にリターン パスを制御することはできず、寄生インダクタンスが大きいため、回路基板が EMI に対して脆弱になる可能性があります。 電源がスイッチングされていないため、過渡的な発振は発生しないと考える人もいるかもしれませんが、マイクロストリップ ラインがグランド プレーン ギャップを通過するかどうかは問題ではありません。 発振はありませんが、EMI 感度の問題は依然として存在します。 DC 回路のインダクタンスをできるだけ低く保つようにしてください。 回路のインダクタンスを減らす最善の方法は、グランド プレーン ギャップを介した配線を避けることです。

低速信号

DC 信号と同様に、リターン パスによって回路のループ インダクタンスが決まり、これによって EMI 感度と過渡応答の減衰が決まります。 ループインダクタンスが大きい場合、減衰率は低くなります。 DC 信号の場合と同様に、グランド プレーン ギャップを介して配線すると、ループ インダクタンスが増加し、シグナル インテグリティ、パワー インテグリティ、および EMI に影響を与えます。

残念ながら、低速信号は過去のものとなり、TTL およびより高速なロジックを使用するすべての回路基板は高速回路として動作します。 低速信号 (通常、立ち上がり時間が 10 ns 以下) の場合、特定の回路のリンギング振幅は通常、気付かれないほど小さいです。 したがって、信号がグランド プレーン ギャップを通ってルーティングされない限り、通常、ループ インダクタンスは十分に低く、強いリンギング、EMI 感度、および関連するパワー インテグリティの問題を防ぐことができます。

高速信号

低速動作用に設計された回路基板を使用し、それを高速信号で動作させると、特定の回路ループ インダクタンスに対してリンギング振幅が大きくなります。 繰り返しますが、これは、回路基板のループ インダクタンスを可能な限り小さく保つ必要があることを意味します。 目標は、可能な限り多くのダンピングを提供して、特定の相互接続のリンギング振幅を低減することです。 同様に、グランド プレーン ギャップを介して配線すると、ループ インダクタンスの増加を回避できます。 さらに、グランドプレーンは、高速回路を運ぶ信号層の下に配置して、相互接続全体のループインダクタンスをできるだけ低くする必要があります。

グランド プレーン ギャップを介してルーティングされる信号のリターン パスの例。

グランド プレーン ギャップを表示するもう 1 つの方法は、インピーダンスの不連続性です。 信号がグランド プレーン ギャップを介してルーティングされる場合、ギャップの上の領域のインピーダンスは、相互接続の残りのインピーダンスよりも大きくなります。 上記の悪化したリンギングの問題に加えて、これは信号の反射も引き起こす可能性があります。

グランド プレーン ギャップでの高速信号伝送の詳細をご覧ください。

上記のデジタル信号に関するすべてのことは、アナログ信号にも等しく当てはまります。 上記の過渡信号の問題は、特にゲート/ピン数の多いコンポーネントを使用する回路基板で、電源の完全性の問題に関連しています。 レイヤ スタックは、TTL コンポーネントよりも高速なコンポーネントをサポートするように特別に設計する必要があります (以下を参照)。

電源レールとグランド プレーン間のクリアランス

これをシグナル インテグリティの観点から検討しましたが、同じ考え方がパワー インテグリティにも当てはまります。 マイクロストリップ配線がグランド プレーン ギャップを横切ってはならないのと同様に、グランド プレーン ギャップの上の表面層に電源レールを配線することも避ける必要があります。 デジタル IC に DC 電源を供給すると、IC がオンとオフの状態を切り替えるときに、電源からいくらかの電流が流れます。 これにより、電源レールに電圧リップルが発生します。

電源電圧におけるこの特別な過渡応答は、減衰振動によって特徴付けられます。 その振幅は PDN のインピーダンスに比例し、PDN の減衰レベルに反比例します。 ダンピングが標準 PCB 相互接続のループ インダクタンスに反比例するのと同様に、これは PDN の過渡応答にも当てはまります。 これは、ループ インダクタンスを小さく保てば、電源レールの過渡応答を抑えることができることを意味します。 これを行う最善の方法は、グランド プレーンを電源プレーンに直接隣接する層に配置し、グランド プレーンのギャップに電源レールを配線しないようにすることです。

2 層ボードを使用していて、グランド プレーンを配置するスペースがない場合は、ボードのリターン パスを慎重に計画して、小さなループ インダクタンスを維持する必要があります。 1 つのオプションは、最上層と最下層でグリッド配置された接地領域を使用し、それらをビアで接続することです。 ただし、高速信号 (TTL 以上) を処理している場合は、PDN の静電容量が不十分なため、電源レールで大きな電圧変動が見られます。 これが、高速回路基板の電源プレーンとグランド プレーンが隣接する層に配置され、グランド プレーンが信号/コンポーネント層の真下に配置される主な理由です。 回路基板アセンブリおよび回路基板処理の製造業者は、これらのラインがグランド プレーン ギャップを横切らないようにするために、高速 PCB 設計では決してグランド プレーン ギャップを横切るべきではないと説明しました。