高速 PCB 設計における端子整合抵抗の配置

高速 PCB 設計における端子整合抵抗の配置

プリント回路基板の設計は、回路図に基づいて、回路設計者が必要とする機能を実現します。 プリント基板の設計は、主にレイアウト設計を指し、外部接続のレイアウトを考慮する必要があります。 内部電子部品の最適レイアウト、金属配線とスルーホールの最適レイアウト、電磁保護、放熱など。 優れたレイアウト設計により、製造コストを節約し、優れた回路性能と放熱を実現できます。 単純なレイアウト設計は手作業で実現できますが、複雑なレイアウト設計はコンピュータ支援設計 (CAD) で実現する必要があります。

この論文では、高速デジタル設計における直列端子整合と並列端子整合の長所と短所を簡単に要約し、これら2つの整合方法の端子整合抵抗器が異なる位置にある場合の整合効果の対応するシミュレーションと詳細な分析を行います。 . 直列端子整合抵抗器の位置要件は端子整合抵抗器の位置要件よりも厳密でないと結論付け,端子整合抵抗器の配置に関するいくつかの提案を示した。 PCB 設計で端子整合抵抗を配置する方法について、理論的および実践的なガイダンスを提供します。

半導体技術の急速な発展に伴い、信号の立ち上がり時間はますます短くなり、信号の完全性の問題がますます顕著になっています。 さらに、デバイスの小型化の傾向がますます顕著になり、回路基板の面積もますます小さくなっているため、PCB のレイアウト要件はますます厳しくなっています。 これにより、PCB 面積を節約しながらシステムのシグナル インテグリティを改善するために、高速 PCB 設計エンジニアは、フィルタ コンデンサ、整合抵抗などを含むさまざまなデバイスの配置を厳密に検討する必要があります。 単純な並列端子マッチングと直列端子マッチングをシミュレートおよび分析して、さまざまな位置でのマッチング抵抗が信号品質に与える影響を調べます。

2 並列端子整合と直列端子整合のメリットとデメリット

高速デジタル設計では、抵抗を使用して伝送ラインのインピーダンスを整合させ、伝送ラインでの反射を除去することがよくあります。 典型的で単純なマッチング方法には、単純な並列端子マッチングと直列端子マッチングの 2 つがあります。 単純な並列端子の整合抵抗は、非常に高い入力インピーダンスを持つ受信端子と並列に接続され、受信端子の反射を除去するために接地または電源供給されます。 メリットとデメリットは、マッチング抵抗の抵抗値を正確に選択できることですが、DC消費電力を消費します。 ソース側の整合抵抗は、出力インピーダンスの小さいドライバと直列に接続し、受信側からの反射信号を吸収します。 この方法の長所と短所は、電力を消費しないことです。 ただし、多くのドライバーは TTL デバイスなどの非線形であるため、デバイスの論理状態の変化に伴って出力インピーダンスが変化し、マッチング抵抗の抵抗値を決定することが困難になります。 したがって、低消費電力を必要とするデジタル設計では、シリアル端子マッチング モードがより一般的に使用されます。 パラレル ターミナル マッチング モードは、消費電力を犠牲にして高精度の要件を満たすために、アナログ回路設計でより多く使用されます。 このペーパーでは、直列端子整合モードのもう 1 つの利点をまとめます。つまり、PCB の整合抵抗は、単純な並列端子整合モードよりも位置に関する要件が厳しくありません。 PCB処理およびPCBA処理メーカーは、高速デジタル設計におけるシリアル端子マッチングとパラレル端子マッチングの長所と短所を説明します。