PCB デザインルールチェッカーの作成スキルの説明と共有

この論文では、PCB デザインルールチェッカー (DRC) システムを作成する方法について説明します。回路図生成ツールを使用して PCB 設計を取得した後、DRC を実行して、設計ルールに違反する障害を見つけることができます。これらの操作は、後続の処理が開始される前に完了する必要があり、回路図生成ツールの開発者は、ほとんどの設計者が簡単に習得できる DRC ツールを提供する必要があります。

独自の PCB デザインルールチェッカーを作成することには、多くの利点があります。デザインチェッカーはそれほど単純ではありませんが、既存のプログラミング言語やスクリプト言語に精通している設計者であれば誰でもチェッカーを完全に設計できるため、実現不可能というわけではありません。この作品の恩恵は計り知れません。

ただし、マーケティング用の一般的なツールは、多くの場合、特定の設計ニーズを満たすほど柔軟ではありません。したがって、お客様は新しい機能要件を DRC ツール開発者に反映する必要があります。これには通常、一定の費用と時間が必要であり、要件が常に更新される場合は特にそうです。幸いなことに、ほとんどのツール開発者は、特定のニーズを満たす独自の DRC を作成するための便利な方法を顧客に提供できます。ただし、この強力なツールは広く認識されておらず、使用されていません。この記事では、DRC ツールの利点を最大限に活用するための実践的なガイドを提供します。

DRC は、各シンボル、各ピン、各ネットワーク、および各属性を含む PCB 設計回路図全体を走査する必要があるため、必要に応じて無制限の「添付」ファイルを作成することもできます。セクション 4.0 で説明したように、DRC は設計ルールからの小さな逸脱を示す場合があります。たとえば、添付文書の 1 つに、設計で使用されているすべてのデカップリングコンデンサが含まれている場合があります。静電容量が期待値より低いか高い場合、赤いマーク [1] が電源ラインの dv/dt 問題が発生する可能性がある場所にマークされます。これらの添付ファイルが必要になる場合がありますが、すべての商用 DRC ツールでこれらのファイルを作成できるわけではありません。

DRC のもう 1 つの利点は、新しいデザイン機能 (デザインルールに影響を与える機能など) のニーズに合わせて簡単に更新できることです。さらに、この分野で十分な経験を積むと、他の多くの機能を実現できます。

たとえば、独自の DRC を作成できる場合は、独自の BOM 作成ツールを作成して、「追加のハードウェア」 (ソケット、放熱装置、ドライバーなど) を入手する方法など、特定のユーザーのニーズをより適切に処理できるようにすることができます。回路図データベースに含まれていないデバイスの場合。または、設計者は、特定のデバイスに適用可能な Verilog モデルまたは時間ファイルを取得する方法など、設計環境で十分な柔軟性を備えた独自の Verilog ネットリストアナライザーを作成できます。実際、DRC は設計回路図全体を横断するため、すべての有効な情報を収集して、PCB 設計の Verilog ネットリスト解析に必要なシミュレーションや BOM を出力できます。

PCB design

プログラムコードを提供せずにこれらのトピックについて議論するのは、非常に難しいことです。このため、例として回路図取得ツールを取り上げます。このホワイトペーパーでは、メンターグラフィックスが開発した、PADS designer 製品ラインに付属する ViewDraw ツールを採用しています。さらに、ViewBase ツールも使用しました。これは、ViewDraw データベースを呼び出してアクセスできる単純化された C ルーチンライブラリです。 ViewBase ツールを使用すると、設計者は ViewDraw 用の完全で効率的な DRC ツールを C/C 言語で簡単に作成できます [2] [3]。ここで説明する基本原則は、他の PCB 回路図ツールにも適用できることに注意してください。

入力ファイル

回路図データベースに加えて、DRC では、電源プレーンに自動的に接続される正当な電源ネットワーク名など、特定の状況を記述できるいくつかの入力ファイルも必要です。たとえば、電源ネットワークの名前が POWER の場合、電源プレーンはバックエンドパッケージデバイス (ViewDrawpcbfwd など) を使用して自動的に電源プレーンに接続されます。入力ファイルのリストを以下に示します。これらのファイルは、DRC が自動的に検索して読み取り、ランタイム中にこれらの情報を DRC に保存できるように、固定されたグローバルな場所に配置する必要があります。

*ファイル legal_ pwr_ net_ 名前はオプションです。このファイルには、VCC、V3_3P、VDD など、POWER 信号の有効なネットワーク名がすべて含まれています。 PCB レイアウト/配線ツールでは、大文字と小文字を区別する必要があります。通常、VCC は Vcc または vcc と等しくありません。 VCC は 5.0V 電源に、V3_3P は 3.3V 電源にできます。 legal_ pwr_ net_ Name はオプションです。これは、バックエンドパッケージデバイス構成ファイルには通常、有効な電源コードネットワーク名の組み合わせが含まれている必要があるためです。 CADence Design System Company の Allegro 配線ツールを使用する場合、pcbfwd ファイル名は Allegro.cfg で、次のエントリパラメータがあります。

接地: VSS CGND GND GROUND

電源: VCC VDD VEE V3_ 3P V2_ 5P 5V 12V

DRC が allegro.cfg ファイルと legal_pwr_net_Name を直接読み取ることができる場合、より良い結果が得られます (つまり、エラーが発生する可能性は低くなります)。

一部のシンボルは、通常の電源コード層に接続されていないため、外部電源コードピンが必要です。たとえば、ECL デバイスの VCC ピンは VCC に接続されているか、GROUND に接続されています。その VEE ピンは、GROUND または -5.0V プレーンに接続できます。また、電源コードピンは電源コード層に到達する前にフィルターに接続することもできます。

通常、電源コードのピンはデバイスシンボルに外部接続されていません。反対に、シンボルの属性 (ここでは SIGNAL と呼びます) は、どのピンが電源ピンまたは接地ピンであるかを記述し、ピンが接続されるべきネットワークの名前を記述します。

信号=VCC：10

シグナル=グランド：20

DRC はこの属性を読み取り、legal_ pwr_ net_ Name ファイルにネットワーク名が保存されていることを確認できます。本当に深刻です。 PCB 処理および PCBA 処理メーカーは、PCB デザインルールチェッカーを作成するスキルを説明し、共有します。