PCB設計回路におけるEMC設計

接地設計で静電気放電が発生したら、できるだけ早くバイパスし、内部回路に直接侵入しないようにしてください。たとえば、内部回路が金属ケースでシールドされている場合、ケースは十分に接地する必要があり、PCB の接地抵抗はできるだけ小さくして、放電電流をケースの外側から放電できるようにする必要があります。

接地設計

静電気放電が発生したら、できるだけ早くバイパスし、内部回路に直接侵入しないようにしてください。たとえば、内部回路が金属ケースでシールドされている場合、ケースは十分に接地され、接地抵抗はできるだけ小さくして、放電電流がケースの外層からグランドに流れ込むようにします。また、周囲の物体を放電するときに発生する妨害も、内部回路に影響を与えることなく、地面に導入することができます。金属シャーシの場合、シャーシ内の回路は通常、I/O ケーブル、電源ラインなどを介して接地されます。シャーシで静電気放電が発生すると、シャーシの電位が上昇しますが、内部の PCB 回路の電位は近くに保たれます。接地による接地電位。このとき、シャーシと回路の間には大きな電位差があります。これにより、シャーシと回路の間に二次アークが発生します。回路を損傷します。二次アークは、回路とハウジングの間の距離を長くすることで回避できます。回路と筐体の間の距離を広げることができない場合は、アースされた金属バッフルの層を筐体と回路の間に追加して、アークを遮断することができます。回路がシャーシに接続されている場合は、1 点のみで接続する必要があります。回路に電流が流れないようにします。回路基板とシャーシ間の接続ポイントは、ケーブルの入口にあります。プラスチックシャーシの場合、シャーシアースの問題はありません。

pcba

ケーブル設計

適切に設計されたケーブル保護システムは、システム ESD の非感受性を改善するための鍵となる場合があります。ほとんどのシステムで最大の「アンテナ」として、I/O ケーブルは特に ESD 干渉を受けやすく、大きな電圧や電流を誘導します。一方、ケーブルシールドがエンクロージャのグランドに接続されている場合、ケーブルは ESD 干渉に対して低インピーダンスチャネルも提供します。このチャネルを通じて、ESD 干渉エネルギーがシステムの接地ループから放出されるため、間接的に導電結合が回避されます。ケーブルへの ESD 干渉放射カップリングを減らすには、ラインの長さとループ領域を減らし、コモンモードカップリングを抑制し、金属シールドを使用する必要があります。入力/出力ケーブルには、シールドケーブル、コモンモードチョーク、過電圧クランプ回路、およびケーブルバイパスフィルタを使用できます。ケーブルの両端で、ケーブルシールドをシェルシールドに接続する必要があります。相互接続ケーブルにコモンモードチョークを取り付けると、反対側の回路ではなくチョークでの静電放電によってコモンモード電圧が低下する可能性があります。 2 つの筐体がシールドケーブルで接続されている場合、2 つの筐体はケーブルのシールド層によって接続されているため、2 つの筐体間の電位差を最小限に抑えることができます。ここでは、シャーシとケーブルシールド層の間の結合モードが非常に重要です。ケーブルの両端で、シャーシとケーブルシールドの間で 360 ° オーバーラップすることを強くお勧めします。

キーボードとパネル

キーボードと制御 PCB パネルは、放電電流が敏感な回路を通らずに直接グランドに流れるように設計する必要があります。絶縁キーボードの場合、キーと回路の間に放電プロテクタ (金属ブラケットなど) を取り付けて、放電電流の放電経路を確保する必要があります。放電プロテクタは、シャーシまたはラックに直接接続する必要がありますが、回路のアースには接続しないでください。もちろん、より大きなボタンを使用すると (オペレータと内部ライン間の距離を離すため)、静電放電を直接防ぐことができます。キーボードとコントロールパネルは、放電電流が敏感な回路を通過せずに直接アースに到達できるように設計する必要があります。絶縁シャフトと大きなノブにより、キーやポテンショメータを制御するための放電を防ぐことができます。現在、より多くの電子製品パネルがフィルムボタンとフィルム表示ウィンドウを使用しています。フィルムは高電圧耐性の絶縁材料で構成されているため、ESD がボタンやディスプレイウィンドウから内部回路に侵入して干渉を引き起こすのを効果的に防止できます。さらに、現在ほとんどのキーボードのキーは高耐圧絶縁フィルムで裏打ちされており、ESD 干渉を効果的に防ぐことができます。

回路設計

機器内の未使用の入力端子は抜き差し禁止とし、アース線または電源端子に直接接続するか、適切な抵抗を介して接続してください。一般的に言えば、外部機器と接続されるインターフェース回路は、電源ラインを含めて保護する必要がありますが、ハードウェア設計では無視されることがよくあります。マイクロコンピュータを例にとると、シリアル通信インターフェース、パラレル通信インターフェース、キーボードインターフェース、ディスプレイインターフェースなどの保護回路のリンクを配置することを考慮する必要があります。

デバイスへの EMI カップリングを防ぐために、回路内でフィルタ (シャントコンデンサまたは一連のインダクタ、あるいはその両方の組み合わせ) を使用する必要があります。入力が高インピーダンスの場合、シャントコンデンサフィルタが最も効果的です。これは、低インピーダンスが高入力インピーダンスを効果的にバイパスするためです。シャントコンデンサが入力に近ければ近いほど、より良い結果が得られます。入力インピーダンスが低い場合、一連のフェライトを使用することで最適なフィルタを提供できます。フェライトも可能な限り入力に近づける必要があります。

内部回路の保護対策を強化します。直接伝導静電放電干渉を受ける可能性があるポートの場合、PCB 抵抗または並列ダイオードを I/O インターフェイスで正および負の電源端子に直列に接続できます。 MOS管の入力端には100kΩの抵抗が直列に接続され、出力端には放電電流を制限するために1kΩの抵抗が直列に接続されています。 TTL パイプの入力端には 22 ～ 100 Ω の抵抗が直列に接続され、出力端には 22 ～ 47 Ω の抵抗が直列に接続されます。アナログ管の入力端は100Ω～100kΩで直列に接続し、並列ダイオードを追加して放電電流を電源の正極または負極にシャントします。アナログ管の出力端は 100 Ω の抵抗と直列に接続されています。 I/O信号ラインにコンデンサを設置することで、インターフェースケーブルに誘起される静電気放電電流をシャーシに分流し、回路に流れないようにすることができます。ただし、このコンデンサは、ハウジングの電流を信号ラインにシャントします。これを回避するには、バイパスコンデンサと回路基板の間にフェライトビーズを取り付けて、回路基板への経路のインピーダンスを大きくします。コンデンサの耐電圧は、要件を満たす必要があることに注意してください。静電放電電圧は、数千ボルトにも達することがあります。過渡保護ダイオードも静電放電を効果的に保護できますが、ダイオードは過渡干渉の電圧を制限しますが、高周波干渉成分は減少していないことに注意する必要があります。一般に、回路には高周波干渉を抑えるために、過渡保護ダイオードと並列に高周波バイパスコンデンサが必要です。ゲート回路とゲートパルスは、回路設計と回路基板の配線に採用する必要があります。この入力モードは、静電放電とゲーティングが同時に発生した場合にのみ損傷を受ける可能性があります。ただし、パルスエッジトリガ入力モードは、静電放電による過渡現象に非常に敏感であるため、使用しないでください。

PCB設計

優れた PCB 設計は、製品に対する ESD 干渉の影響を効果的に減らすことができます。これは、EMC 設計における ESD 設計の重要な部分でもあります。コースのその部分から詳細なガイダンスを得ることができます。完成品にEMC対策を施した場合、PCBの再設計が困難（改善コストが高すぎる）のため、ここでは紹介しません。

ソフトウェア

ハードウェアの対策に加えて、ソフトウェアの抑制スキームも、システムのロックやその他の深刻な障害を軽減する強力な方法です。ソフトウェア ESD 抑制対策は、リフレッシュ、チェック、復元の 2 つの一般的なカテゴリに分けられます。リフレッシュには、休止状態への定期的なリセットと、表示およびインジケータの状態のリフレッシュが含まれます。 1 回更新するだけで、状態が正しいと見なされます。他に何もする必要はありません。チェック/復元プロセスは、プログラムが正しく実行されているかどうかを判断するために使用されます。これらは、プログラムが機能を完了しているかどうかを確認するために、一定の間隔でアクティブ化されます。これらの機能が実装されていない場合は、回復手順がアクティブになります。

一般的な ESD 対策:

(1) 敏感な CMOS および MOS デバイスに保護ダイオードを追加します。

（2）敏感な伝送ライン（アース線を含む）は、数十オームの抵抗またはフェライトビーズで接続されています。

(3) 静電保護表面コーティング技術を使用して、ESD を放電しにくくします。これは非常に効果的であることが証明されています。

(4) シールドケーブルを使用するようにしてください。

(5) 影響を受けやすいインターフェースにフィルターを取り付けます。また、フィルターを使用してインストールできない機密性の高いインターフェイスを分離します。

(6) パルス周波数の低い論理回路を選択する。

(7) シェルシールドは十分に接地されている必要があります。