高速回路基板設計手法のエキスパート ソリューション Part 4

高速回路基板設計手法のエキスパート ソリューション パート 4

29. 基板設計とEMC！ 基板設計で EMC を考慮すると、間違いなくコストが増加します。 あまりコストをかけずに、EMC 要件にできるだけ多く答えるにはどうすればよいでしょうか? ありがとう。

専門家の回答:

PCB 上の EMC のコストの増加は、通常、シールド効果を強化するためのレイヤー数の増加と、フェライト ビームやチョークなどの高周波高調波抑制デバイスの追加によるものです。 さらに、システム全体を EMC 要件に合格させるには、通常、他の機関のシールド構造が必要です。 ここでは、PCB 設計技術に基づく回路によって生成される電磁放射の影響を軽減する方法をいくつか紹介します。

1. 信号によって生成される高周波成分を減らすために、信号のスロープ レートが遅いデバイスを可能な限り選択する必要があります。

2. 高周波部品の配置に注意し、外部コネクタに近づきすぎないようにしてください。

3. 高周波の反射と放射を減らすために、高速信号、配線層、およびそのリターン電流パスのインピーダンス整合に注意してください。

4. 各デバイスの電源ピンに十分かつ適切なデカップリング コンデンサを配置して、電源層と電源層のノイズを軽減します。 コンデンサの周波数応答と温度特性が設計要件を満たしているかどうかに特に注意してください。

5.外部コネクタ付近のグランドを地層から適切に分離し、コネクタ付近のグランドをシャーシグランドに接続することができます。

6. グランド ガード/ハント トレースは、一部の高速信号のほかに適切に使用できます。 ただし、配線の特性インピーダンスに対するガード/ハント トレースの影響に注意する必要があります。

7. 電源層は地層よりも 20H 小さく、H は電源層と地層の間の距離です。

30. 複数のデジタル/アナログ グランド接続。 PCB 内に複数のデジタル/アナログ機能ブロックがある場合、従来の方法では、デジタル/アナログ グランドを分離し、それらを 1 点で接続していました。 このように、PCB上のグランドは複数に分かれることになり、どうやって接続するかも大きな問題となります。 しかし、別の方法、つまり、デジタル/アナログ信号を別々にレイアウトし、デジタル/アナログ信号配線がクロスしないこと、PCB フロア全体が分割されていないこと、デジタル/アナログ信号配線が交差しないことを条件に、別の方法が採用されています。 フロアはこのグランドプレーンに接続されています。 これの理由は何ですか？ 専門家にご相談ください。

専門家の回答:

D/A をグランドから分離する理由は、デジタル回路が高電位と低電位を切り替えるときに電源とグランドにノイズが発生するためです。 ノイズのサイズは、信号の速度と電流に関連しています。 グランド プレーンが分割されておらず、デジタル エリアの回路で発生するノイズが大きく、アナログ エリアの回路が非常に近い場合、デジタル信号とアナログ信号が交差しなくても、アナログ信号はグランド ノイズの影響を受けます。 つまり、デジタル・アナロググランド非分割モードは、アナログ回路部と大きなノイズを発生するデジタル回路部が離れている場合にのみ使用できます。 さらに、デジタル信号とアナログ信号のルーティングが交差できないという要件は、より高速なデジタル信号のリターン電流パスが、ルーティングの下部近くのグランドに沿って可能な限りデジタル信号のソースに戻ることです。 デジタル信号とアナログ信号の経路が交差すると、リターン電流によって発生するノイズがアナログ回路領域に現れます。

31. PCBを作るEDAソフトを紹介してください 普段はProtelが人気で、本もたくさん出回っています。 Protel、PowerPCB、orCADなどのソフトウェアのメリット・デメリットとその活用シーンをご紹介ください。 ありがとう。

専門家の回答:

これらのソフトウェアを使用した経験はあまりありません。 比較のためのいくつかの方向を次に示します。

1. ユーザーのインターフェースが操作しやすいかどうか。

2.ワイヤーを押す能力（この項目は巻き上げエンジンの強さに関係します）;

3.銅箔の敷設と銅箔の編集の難しさ。

4.ルーティングルールの設定が設計要件を満たしているかどうか。

5. 組織図インターフェースのタイプ。

6.部品ライブラリの作成、管理、呼び出しが容易かどうか。

7. 設計エラーの能力が完全かどうかを確認します。

32. PCB 設計におけるインピーダンス整合 高速 PCB の設計では、反射を防止するためにインピーダンス整合を考慮する必要があります。 ただし、PCB 処理技術ではインピーダンスの連続性が制限されるため、シミュレーションを模倣することはできません。 回路図設計でこの問題をどのように考慮するか? さらに、より正確な IBIS モデル ライブラリを提供する場所がわかりません。 インターネットからダウンロードしたライブラリのほとんどは正確ではなく、シミュレーションの参照に大きく影響します。

専門家の回答:

高速 PCB 回路を設計する場合、インピーダンス整合は設計要素の 1 つです。 インピーダンス値は配線方法と絶対的な関係があります。 たとえば、表層 (マイクロストリップ) または内層 (ストライプ/ダブル ストライプ) を歩く場合、参照層 (電源層または層) からの距離、配線幅、PCB 材料などが特性インピーダンスに影響します。 ルーティングの値。 つまり、配線して初めてインピーダンス値が決まるということです。 一般的なシミュレーション ソフトウェアでは、ライン モデルまたは使用される数学的アルゴリズムの制限により、一部の不連続なインピーダンス配線を考慮することができません。 現時点では、不連続なインピーダンス配線の影響を軽減するために、一部のターミネータ (直列抵抗など) のみを回路図で予約できます。 この問題に対する根本的な解決策は、配線時にインピーダンスの不連続を避けることです。

IBIS モデルの精度は、シミュレーション結果に直接影響します。 基本的にIBISは実際のチップのI/Oバッファ等価回路の電気的特性データとみなすことができ、一般的にはSPICEモデルから変換できます（測定でも使用できますが、多くの制限があります）。 SPICE データはチップ製造と絶対的な関係があるため、異なるチップ メーカーが提供する同じデバイスの SPICE データは異なり、変換された IBIS モデルのデータもそれに応じて異なります。 つまり、メーカーAのデバイスを使用した場合、デバイスの正確なモデルデータを提供できるのはメーカーAだけです。 製造元が提供する IBIS が不正確な場合、根本的な解決策は、製造元に常に改善を要求することです。

33. 高速 PCB 設計における EMC および EMI 問題 高速 PCB を設計するとき、私たちが使用するソフトウェアは、設定された EMC および EMI ルールをチェックするだけです。 設計者はどのような点を考慮する必要がありますか? ルールを設定するには？ CADENCEのソフトを使っています。

専門家の回答:

一般に、EMI/EMC 設計では放射と伝導を同時に考慮する必要があります。前者は周波数が高い部分 (>30MHz) に属し、後者は周波数が低い部分 (<30MHz) に属します。 高周波を無視し、低周波を無視する

優れた EMI/EMC 設計では、コンポーネントの位置、PCB スタックの配置、重要なオンライン接続の方法、およびレイアウトの最初のコンポーネントの選択を考慮する必要があります。 事前に良い取り決めが無いと後で解決すると倍の手間とコストがかかる 例えばクロックジェネレータの位置は外部コネクタに極力近づけない、高速 信号は可能な限り内層を通過し、特性インピーダンスの整合と参照層の連続性に注意して反射を減らします。デバイスによってプッシュされる信号の勾配率は、高電圧を減らすためにできるだけ小さくする必要があります。 - 周波数成分、およびデカップリング/バイパスコンデンサを選択するときは、その周波数応答が要件を満たしているかどうかに注意して、電源層のノイズを減らします。また、高周波信号電流のリターンパスに注意して、ループ面積を最小限に抑えます ( つまり、ループ インピーダンスを可能な限り小さくして、放射を減らします。

高周波ノイズの範囲も層を分割することで制御できます。

34. EDA ツールの選択方法は?

私はPCBを願っています:

1. PCB の自動配線を行います。

2. (1)+熱解析

3. (1)+時系列分析

4. (1)+インピーダンス解析

5.（1）+（2）+（3）

6.（1）+（3）+（4）

7.（1）+（2）+（3）+（4）

最高のコストパフォーマンスを得るには、どのように選択すればよいでしょうか。 PLD に関しては、VHDL プログラミング --> シミュレーション --> 合成 --> ダウンロードなどの手順で、独立したツールを個別に使用する必要がありますか? それとも、PLDチップメーカーが提供する統合環境を利用したほうがよいのでしょうか?

専門家の回答:

現在の PCB 設計ソフトウェアでは、熱解析は得意ではないため、使用をお勧めしません。 その他の機能 1.3.4 は性能価格比の良い PADS または Cadence を選択できます。

PLD 設計の初心者は、PLD チップ メーカーが提供する統合環境を使用でき、数百万以上のゲートを設計する際に 1 つのポイント ツールを選択できます。

35. 基板設計と EMC 基板設計で EMC を考慮すると、間違いなくコストが高くなります。 あまりコストをかけずに、EMC 要件にできるだけ多く応えるにはどうすればよいでしょうか? ありがとう。

専門家の回答:

実際のアプリケーションでは、PCB 設計だけに頼って問題を根本的に解決することは不可能ですが、PCB を通じて改善することができます。

合理的なデバイス レイアウトとは、主に、誘導性デバイスの配置、可能な限り短い配線接続、および合理的な接地分布を指します。 可能であれば、ボード上のすべてのデバイスのシャーシ グランドを特別な層で接続し、機器のシェルと密接に接続する特別な接続点を設計します。 デバイスを選択するときは、「低または高」の原則に従う必要があります。

36. PCB 設計ツールの比較 アナログ回路 (マイクロ波、高周波、低周波)、デジタル回路 (マイクロ波、高周波、低周波)、アナログとデジタルの混合回路 (マイクロ波、高周波) -周波数、低周波数)、PCB 用に設計されたどの EDA ツールがより優れた価格比 (シミュレーションを含む) を持っていますか? 分けて説明していただけませんか。

専門家の回答:

アプリケーションを理解しているため、EDA ツールのパフォーマンスと価格の比率を詳細に比較することはできません。 適用範囲に応じてソフトウェアを選択する必要があります。 私が提唱する原則は、それで十分だということです。

従来の回路設計はINNOVEDAのPADSがとても良く、調整用のシミュレーションソフトがあります。 ただし、この種のデザインは、多くの場合、アプリケーションの機会の 70% を占めています。 高速回路設計、アナログとデジタルのハイブリッド回路では、ケイデンスのソリューションは、優れた性能と価格を備えたソフトウェアでなければなりません。 もちろん、Mentor のパフォーマンスは非常に優れており、特に設計プロセス管理において優れています。 基板組立、基板設計、基板加工メーカーが高速基板設計法を解説 有識者回答 その4。