高速回路基板設計手法のエキスパート ソリューション パート II

高速回路基板設計手法のエキスパート ソリューション パート II

10. テストポイントの生成 高密度プリント基板上でソフトウェアによって自動生成されたテストポイントは、一般的な大量生産のテスト要件を満たすことができますか? テストポイントを追加すると、高速信号の品質に影響がありますか?

専門家の回答:

一般に、ソフトウェアがテスト要件を満たすためにテスト ポイントを自動的に生成するかどうかは、追加のテスト ポイントの仕様がテスト機器の要件を満たしているかどうかに依存する必要があります。 また、配線が密集しすぎてテストポイント追加の仕様が厳しい場合、ラインの各セグメントにテストポイントを自動追加できない場合があります。 もちろん、テストする場所を手動で完了する必要があります。

信号品質に影響するかどうかは、テスト ポイントの追加方法と信号の速度によって異なります。 基本的に、追加のテスト ポイント (既存のビアまたは DIP ピンをテスト ポイントとして使用しない) をラインに追加するか、ラインの小さなセクションから引き出すことができます。 前者はラインに非常に小さなコンデンサを追加するのと同じですが、後者は余分な分岐があります。 これら 2 つの条件はどちらも、多かれ少なかれ高速信号に影響します。 影響の程度は、信号の周波数速度と信号のエッジ レートに関連しています。 影響の大きさはシミュレーションで知ることができます。 原則として、テスト ポイントが小さいほど優れています (もちろん、テスト マシンの要件も満たしています)。 枝は短いほどよい。

11. PCB ボードの選択方法は? PCB ボードを選択する方法? 周囲のアナログ小信号への高速データ伝送の高周波干渉を回避するにはどうすればよいですか? 基本的なデザインのアイデアはありますか？

専門家の回答:

PCB ボードの選択は、設計要件を満たすことと、大量生産およびコストの間のバランスを達成する必要があります。 設計要件には、電気部品と機械部品が含まれます。 この材料の問題は通常、非常に高速な PCB 基板 (周波数が GHz を超える) を設計する場合に重要になります。 たとえば、一般的に使用される FR-4 材料、数 GHz 周波数での誘電損失は、信号の減衰に大きな影響を与える可能性があり、適切でない場合があります。 電気に関しては、誘電率と誘電損失が設計された周波数で適用できるかどうかに注意してください。

高周波干渉を回避するための基本的な考え方は、クロストークと呼ばれる高周波信号電磁界の干渉を最小限に抑えることです。 高速信号とアナログ信号の間の距離を広げたり、アナログ信号の横にグランド ガード/ハント トレースを追加したりできます。 デジタルグランドからアナロググランドへのノイズ干渉にも注意が必要です。

12. PCB の各層は何を意味しますか? PCB には多くの層が含まれていることは周知のとおりですが、一部の層の意味はまだわかりません。

MechanICal、keepoutlayer、topoverlay、bottomoverlay、toppaste、bottompaste、topsolder、bottomsolver、drillguide、drilldrawing、およびmultilayer は、正確な意味を知りません。 アドバイスをいただければ幸いです。

専門家の回答:

EDA ソフトウェアに関しては、同じ定義を持たない用語が多数あります。 以下は、可能な意味の文字通りの説明です。

メカ：一般的なマルチフィンガープレートタイプの加工寸法マーキング層

Keepoutlayer: ルーティング、パンチング (ビア)、スイング パーツに使用できない領域を定義します。 これらの制限は、個別に定義できます。

Topoverlay: 文字どおりの意味はわかりません。 さらなる議論のために、より多くの情報を提供してください。

下のオーバーレイ: 文字どおりの意味はわかりません。 さらなる議論のために、より多くの情報を提供することができます。

トップペースト: 最上層では、銅の表皮にはんだペーストを露出させる必要があります。

ボトムペースト: ボトム層では、銅の表皮にハンダ ペーストを露出させる必要があります。

トップホルダー: 製造中または将来のメンテナンス中の偶発的な短絡の可能性を回避するために、はんだマスクの最上層を指します。

Bottomsolder: はんだマスクの最下層を指します。

ドリルガイド: さまざまな開口サイズの記号と数字の表である場合があります。

Drilldrawing: 穴のビットマップを参照します。 それぞれの異なる穴の直径には、対応する記号があります。

多層: 単層基板と両面基板には、多層基板を指す別の層があってはなりません。

13. 接地接続の問題 システムは、電源、インターフェース、マザーボードなどを含む複数の PCB に分割されることがよくあります。ボード間の接地線は相互接続されていることが多く、その結果、低周波ループ ノイズなどの多くのループが形成されます。 どうすればこの問題を解決できますか?

専門家の回答:

PCB ボードの相互接続間の信号または電源供給が機能する場合、たとえば、ボード A に電力が供給されている場合、または信号がボード B に送信されている場合、階層からボード A に逆流する同じ量の電流が存在する必要があります (これは、 キルヒョフの現行法）。 この層の電流は、インピーダンスが最も低い場所に流れます。 したがって、電源または信号が接続されているかどうかに関係なく、各インターフェイスでフォーメーションに割り当てられるピンの数は、インピーダンスを下げるために小さすぎてはなりません。これにより、フォーメーションのノイズを減らすことができます。 また、電流ループ全体、特に大電流部分を解析し、地層やアース線の接地方法を調整して電流経路を制御することも可能です（例えば、ある場所を低インピーダンスにして電流を流すなど）。 他の敏感な信号への影響を減らすために、電流の大部分をこの場所から流します)。

14. 特性インピーダンスの推定方法。 (1) 配線のインピーダンスを推定するための経験的データ、式、および方法を提供していただけますか。 (2) インピーダンスのマッチング要件が満たされない場合は、信号ラインの終端に並列または信号ラインに直列にマッチング抵抗を追加することをお勧めします。 (3) 差動信号線の途中にアース線を追加できますか？

専門家の回答:

1. 頻繁に参照される 2 つの特性インピーダンス式を以下に示します。

a. マイクロストリップ

Z={87/[sqrt (Er+1.41)]} ln [5.98H/(0.8W+T)] ここで、W は線幅、T は配線用の銅板です。

厚さ、H は配線から基準面までの距離、Er は PCB 材料の誘電率です。 この式は、0.1<(W/H)<2.0 および 1<(Er)<15 の場合にのみ適用できます。

b. ストリップライン

Z=[60/sqrt (Er)] ln {4H/[0.67p (T+0.8W)]} ここで、H は 2 つの基準面間の距離であり、

ルーティングは、2 つの参照面の中央にあります。 この式は、W/H<0.35 および T/H<0.25 の場合にのみ適用できます。 シミュレーションソフトを使って正確に計算したほうがいいです。

2. 終端方法を選択する際に考慮すべき要素がいくつかあります。

a. ソース ドライバーのアーキテクチャと強度。

b. 消費電力。

c. これは、時間遅延の影響に関する最も重要な考慮事項です。

そのため、どの方法が良いとは一概には言えません。

3. 通常、差動信号はアース線に接続できません。 差動信号の適用原理の最も重要なポイントは、フラックス キャンセル、ノイズ耐性など、差動信号間のカップリングの利点を利用することです。途中でアース線を追加すると、カップリング効果が破壊されます。

15. 特性インピーダンスの計算 信号線の特性インピーダンスのマイクロストリップラインとストリップラインモデルはグランドプレーンを基準にすべきだと思います。 ここで、信号線の下の銅板がくり抜かれ、基準となるグランド プレーンがない場合、最上階の信号線の特性インピーダンスを計算する方法をお聞きしたいと思います。 また、電源プレーンもグラウンドプレーンと同じように信号線のノイズ除去の役割を果たしているというデータを見かけますよね？

専門家の回答:

基準面がない電界と磁界の相互作用は、基準面がある場合とは異なり、この相互作用は特性インピーダンスの値に影響します。 現在、特性インピーダンスを計算する式のほとんどは、基準面があることを前提としています。 基準面のない式は見たことがありません。 ただし、TDR (Time Domain Reflectometer) を使用して実際の基板を測定し、基準面なしで特性インピーダンスを取得できます。

信号線にノイズが発生するのは、他の線の信号が発生する電界や磁界のエネルギーが、相互誘導や相互容量を介して感染した信号線に伝わるためです。 電源プレーンとグランド プレーンは基本的に金属プレーンであるため、電界および磁界に対するシールド効果があります。

16. 高速 PCB 設計に関する技術書と資料 高速 PCB 設計レベル、処理能力、処理レベル、処理材料と関連技術に関する外国の現在の技術書と資料を紹介してもらえますか?

専門家の回答:

現在、高速デジタル回路は、通信ネットワーク、コンピュータ、およびその他の関連分野で使用されています。 通信ネットワークに関しては、PCB ボードの動作周波数は GHz に達しており、レイヤーの数は私の知る限り最大 40 です。 コンピュータ関連のアプリケーションもチップの進歩によるものです。 ボード上の最大動作周波数は、通常の PC やサーバーに関係なく、400MHz 以上 (Rambus など) に達しています。 配線の高速化・高密度化に伴い、ブラインド/ベリードビア、マイクロビア、ビルドアッププロセスの需要も増加しています。 これらの設計要件は、メーカーによって大量生産される可能性があります。

優れた技術書を次に示します。

1.Howard W. Johnson、「高速デジタル デザイン - 黒魔術のハンドブック」;

2.Stephen H. Hall、「高速デジタル システム設計」；

3.ブライアン・ヤン、「デジタル信号の完全性」；

17. フレキシブル回路基板の設計と加工 当社は、フレキシブル回路基板設計を使用して、小型イメージング システムの信号伝送と回路基板の相互接続の問題を解決する予定です。 リジッド フレキシブル パネル設計には、特別な設計ソフトウェアと仕様が必要ですか? また、そのようなPCB加工は中国のどこで請け負えますか？ ありがとう。

専門家の回答:

一般的な基板設計ソフトでフレキシブルプリント基板の設計が可能です。 また、FPC メーカーによってガーバー形式で製造されています。 一般的なプリント基板とは製造工程が異なるため、各メーカーは製造能力に応じて最小線幅、最小線間隔、最小開口（ビア）を制限しています。 また、フレキシブル基板の折り返し部に銅板を敷いて補強することも可能です。 メーカーについては、「FPC」をキーワードにインターネットで検索できます。

18.基板配線調整 質問したいのですが、ミシン生地がいまいちで、調整に時間がかかります。 私は通常、手動配線を使用します。 現在、ほとんどの PCB ボードはピン密度の高いチップを使用してチップをパッケージ化しており、バス (ABUS、DBUS、CBUS など) を備えたものでは、動作周波数が高いため、リードはできるだけ短くする必要があります。 小さな面積のボードに均等に分散されます。 密集した信号線を調整するのに時間がかかると感じています。 まず、線の間隔をできるだけ均一になるように調整します。 配線の過程で、通常、時々ラインを変更する必要があるためです。 敷設された各線の間隔は、変更のたびに均一になるものとします。 終わりに近づくほど、これが起こります。 2 つ目は、特定の幅で新しい行をできるだけ多く収容できるように行の幅を調整することです。 一般に、線には多くの曲がりがあり、それぞれの曲がりはセグメントです。 手動調整はセグメントごとにしか実行できず、これにも時間がかかります。 配線工程で自分の思い通りに手で引っ張ることができれば、あとはこの2点をソフトウェアが自動で調整してくれるのではないかと思います。 布ができても糸を変えたい場合は、ざっくりと変えてからソフトに調整してもらいます。 とはいえ、最終的には部品のパッケージング、つまり配線全体を調整し、ソフトウェアに任せる必要があると思います。 Protel98 を使用すると、はるかに高速になります。 このソフトウェアは、コンポーネントのパッケージングの距離を自動的かつ均等に調整できますが、行間隔と行幅を自動的に調整することはできません。 これらの関数のいくつかの使い方がわからないか、他の方法があるかもしれません。 こちらでご相談ください。

専門家の回答:

線幅と線間隔は、配線密度に影響を与える 2 つの重要な要素です。 一般に、動作周波数の高い基板を設計する場合、配線前に配線の特性インピーダンスを決定する必要があります。 PCB スタックが固定されている場合、特性インピーダンスによって線幅が決まります。 ライン間隔は、クロストークに完全に関連しています。 最小許容ライン間隔は、クロストークが信号の時間遅延と信号の完全性に影響を与えるかどうかによって異なります。 最小行間隔は、シミュレーション ソフトウェアの事前シミュレーションによって取得できます。 つまり、配線する前に、必要な線幅と最小線間隔を決定する必要があり、特性インピーダンスとクロストークに影響を与えるため、自由に変更しないでください。 これが、ほとんどの EDA 配線ソフトウェアが、自動配線または調整を行うときに線幅と最小線間隔を変更しない理由です。