多層 PCB 基板のエッジ放射を保護するための PCB 設計について説明する

多くの PCB 産業用制御ボードまたは RF ボードには、PCB ボードの周りにビアと銅ストリップの円があり、一部の RF ボードでさえ、ボードの周りに金属化されたエッジがあります。 ルーチンは何ですか？

多層PCB基板エッジ用放射線防護PCBの設計

多層PCBのエッジ放射は、一般的な電磁放射源です

現在、システム速度の向上に伴い、高速デジタル信号のタイミングとシグナル インテグリティの問題だけでなく、電磁干渉とシステム内の高速デジタル信号のパワー インテグリティによって引き起こされる EMC 問題も非常に深刻になっています。 目立つ。 高速デジタル信号によって生成される電磁干渉は、システム内で深刻な相互干渉を引き起こすだけでなく、システムの干渉防止能力を低下させるだけでなく、宇宙空間で強力な電磁放射を生成し、システムの電磁放射放出を引き起こします。 EMC 規格を大幅に超え、製品が EMC 規格認証に合格できなくなります。 多層 PCB のエッジ放射は、一般的な電磁放射源です。

予期しない電流がグランド プレーンと電源プレーンのエッジに到達すると、エッジ放射が発生します。 これらの予期しない電流は、次の原因で発生する可能性があります。

- 不十分な電源バイパスによる接地および電源ノイズ。

-誘導ビアによって生成された円筒状の放射磁界は、回路基板の層間で放射し、最終的に回路基板の端で出会います。

-高周波信号を運ぶストリップラインのリターン電流が回路基板の端に近すぎます。

電源ノイズの発生源

電源ノイズの原因は主に 2 つの側面にあります。 2 つ目は、電流ループのインダクタンスです。 症状に関しては、次の 3 つのカテゴリに分類できます。

- 同期スイッチング ノイズ (SSN) は、Δ I ノイズと呼ばれることもあり、グランド バウンスもこのカテゴリに分類できます。

-非理想的な電源のインピーダンスの影響;

-レゾナンスとエッジ効果。

高速デジタル回路では、デジタル集積回路に電源が投入されると、内部のゲート回路出力がハイからローまたはローからハイへの状態遷移、つまり「0」と「1」の間の遷移を起こします。 変化の過程で、ゲート回路のトランジスタは連続的にオンとオフを繰り返します。 このとき、接続された電源からゲート回路、またはゲート回路からグランドプレーンに電流が流れるため、電源プレーンまたはグランドプレーンの電流がアンバランスになり、過渡的な変化が生じます。 この電流がリターン経路のインダクタンスに流れると交流電圧降下となり、ノイズの原因となります。 状態遷移のための出力バッファが同時に多数ある場合、電圧降下が大きくなり、パワー インテグリティの問題が発生します。 このノイズは、同期スイッチ ノイズ (SSN) と呼ばれます。

電源のACノイズは、電源層と地層の間にあります。 AC ノイズは、これら 2 つのプレーンの共振空洞モードを使用して伝導され、プレーンの端に達すると自由空間に放射され、製品の EMI が認証に合格しなくなります。

ビアによって生成されるノイズに関しては、PCB 上の相互接続された信号ラインには、PCB の外層のマイクロストリップ ライン、内層の 2 つのプレーン間のストリップライン、および電気めっきされたビア (ビアはスルー ホールに分割されます) が含まれることがわかっています。 、ブラインド ホール、および埋め込みホール) が信号層を接続します。 表層のマイクロストリップ ラインと 2 つのプレーン間のストリップ ラインは、優れた基準面の積層構造設計により放射を適切に制御できます。

ビアは複数の層を垂直方向に貫通しています。 高周波信号の伝送線路がレイヤチェンジ用のビアを通過すると、伝送線路のインピーダンスが変化するだけでなく、信号のリターンパスの基準面も変化します。 信号周波数が比較的低い場合、信号伝送に対するビアの影響は無視できますが、信号周波数が RF またはマイクロ波周波数帯域に上昇すると、ビアの基準面の変化が電流の変化を引き起こすためです。 リターン パスでは、ビアによって生成された TEM 波が 2 つのプレーンに形成された共振器の間を横方向に伝搬し、最終的に PCB のエッジを通って自由空間に放射し、EMI インデックスが標準を超えます。

これで、高周波高速 PCB の場合、エッジ放射の問題が PCB エッジで発生することがわかりました。 それを保護する方法は？

多層基板端部の放射線防護対策

EMC 問題を引き起こす 3 つの要素は、電磁干渉源、結合経路、敏感な機器です。

敏感な機器は私たちの管理を超えています。 金属製のシールド機器シェルを追加するなど、結合経路を遮断することについてはここでは説明しませんが、干渉源を排除する方法を見つける方法を見つけてください。

まず、EMI の問題を回避するために、PCB 上の主要な信号のルーティングを最適化する必要があります。 レイヤー変更用のビアだけでなく、キー信号用のビアの周りに接地ビアをドリルで開けて、キー信号用のビアに追加のリターン パスを提供できます。

さて、PCB エッジの放射を減らすために、以前に 20H ルールについて聞いたことがあります。 20H ルールは、1980 年に W MIChael King によって最初に導入され、MARK I. Montrose によって彼の著作で詳述されました。 彼は経営陣に高く評価されており、重要な EMI 設計ルールとして頻繁に挙げられています。 H はボードの厚さを指します。つまり、電源プレーンはグランド プレーンよりも 20H 短くなっています。

エッジ放射の影響を減らすために、電源プレーンは隣接するグランド プレーンと比較して縮小する必要があります。電源プレーンが 10H 縮小された場合、その影響は明らかではありません。 電源プレーンが 20H 縮小すると、フラックス境界の 70% が吸収されます。 電源プレーンが 100H 引き込まれると、限界磁束境界の 98% が吸収されます。 したがって、シュリンクパワー層は、エッジ効果によって引き起こされる放射を効果的に抑制することができる。

20H ルールは、現在の高周波高速 PCB 設計にはもはや適していません。 以前のプリント回路基板の面積は大きく、収縮による平面アンテナの共振周波数は大幅に増加しませんでした。 現在、PCB ボードのサイズが小さいため、電源層のシュリンクの設計の放射強度は、電源層のサイズの異なるシュリンクの共振点で大きく変化し、高周波での放射エネルギーが高くなります。

放射線の低減は、20Hを縮小しても完全には解決できません。 430MHz以下の周波数、590MHz以下の周波数は40H改善されていますが、面積の縮小により共振周波数が高くなっており、共振の高周波帯域での放射抑制には役立っていません。 周波数。

EMIの将来の設計では、格納された電源層20Hは役に立たないため、ボードが小さくなるほど、平面アンテナ効果が変化するため、高周波放射がより深刻になるため、20Hの理論は現在の実際に適合していません ニーズ。

現在の高周波高速 PCB 設計では 20H ルールが無効になっているため、PCB ボード エッジ放射の干渉源を排除するために、ノイズを反射するようにエッジを処理するシールド構造を使用する必要があります。 これにより、これらの層の電圧ノイズが増加しますが、エッジ放射は減少します。

多層PCB基板エッジの放射線防護の低コスト実装方法

低コストの方法は、PCB の周囲に 1/20 波長の穴間隔で円形の接地ビアを作成して、TME 波の外部放射を防ぐ接地ビア シールドを形成することです。

マイクロ波回路基板の場合、波長はさらに短くなります。 現在の PCB 製造プロセスでは、穴の間隔を非常に小さくすることはできません。 現時点では、1/20 波長間隔を使用して PCB の周囲にシールド ビアをドリルで穴を開ける方法は、マイクロ波基板には明らかな影響を与えません。 このとき、PCB バージョンのメタライズド エッジ ラッピング プロセスでは、ボード エッジ全体を金属で囲み、PCB エッジからマイクロ波信号が放射されないようにする必要があります。 もちろん、メタル エッジ ボンディング プロセスの使用は、PCB 製造コストの大幅な増加にもつながります。

RF マイクロ波ボードの場合、一部の敏感な回路および強い放射源を備えた回路は、PCB に溶接されたシールド キャビティを使用して設計できます。 PCB を設計する場合、「スルー ホール シールド壁」を追加する必要があります。つまり、PCB がシールド キャビティ壁に近い位置に、接地されたスルー ホールを追加する必要があります。 このようにして、比較的孤立した領域が形成される。

貫通孔遮蔽壁の設計要件は次のとおりです。

- 2 列以上のビアがあります。

- 2 列のビアがずれています。

-同じ列のビアの間隔は、λ/20 未満にする必要があります。

- 接地された PCB 銅箔とシールド キャビティ壁との圧着部分での PCB 抵抗溶接は禁止されています。