高速 PCB レイアウトにおける一般的な問題と解決策

デバイスの動作周波数がますます高くなるにつれて、高速 PCB 設計が直面するシグナルインテグリティやその他の問題が従来の設計のボトルネックになり、エンジニアは完全なソリューションを設計する上でますます多くの課題に直面しています。関連する高速シミュレーションツールと相互接続ツールは、設計者がいくつかの問題を解決するのに役立ちますが、高速 PCB 設計では、業界間の継続的な経験の蓄積と深い交流も必要です。

ここでは、広く注目されている問題のいくつかを紹介します。

高速信号に対するパッドの影響

PCB では、設計の観点から、ビアは主に 2 つの部分で構成されています。中央のドリル穴とドリル穴の周りのパッドです。パッドは高速信号に影響を与え、同様のデバイスのパッケージングに影響を与えます。詳細な分析は、信号が IC から出た後、ボンディングワイヤ、ピン、パッケージシェル、ボンディングパッド、はんだを介して伝送ラインに到達することを示しています。このプロセスのすべてのジョイントが信号の品質に影響します。しかし、実際の解析では、パッド、はんだ、ピンの特定のパラメータを与えることは困難です。そのため、通常は IBIS モデルのパッケージパラメーターに要約されます。もちろん、このような分析はより低い周波数で受信できますが、より高い周波数信号のより高い精度のシミュレーションは十分に正確ではありません。現在のトレンドは、IBIS V-I および V-T 曲線を使用してバッファー特性を記述し、SPICE モデルを使用してパッケージングパラメーターを記述することです。

シグナルインテグリティに対する配線トポロジの影響

信号が高速 PCB ボード上の伝送ラインに沿って伝送されると、シグナルインテグリティの問題が発生する可能性があります。 STC のネチズンである Tongyang 氏は次のように質問しました: 最大 4 つまたは 5 つのデバイス (FLASH、SDRAM など) を駆動するバス (アドレス、データ、コマンド) のグループについて、PCB 配線時に、バスが順番に各デバイスに到達するかどうかたとえば、最初に SDRAM に接続し、次に FLASH... に接続するか、またはバスがスター分散されているかどうか、つまり、1 つの場所から分離されて各デバイスにそれぞれ接続されているかどうかなどです。 2 つの方法のうち、シグナルインテグリティで優れているのはどれですか?

PCB design

シグナルインテグリティに対するルーティングトポロジの影響は、主に、各ノードでの信号の到着時間の不一致、およびノードでの反射信号の到着時間の不一致に反映され、信号品質の低下につながります。一般的に言えば、スター型トポロジーは、同じ長さの複数の分岐を制御して信号の品質を向上させることにより、信号の伝送と反射の遅延を一定にすることができます。トポロジを使用する場合は、信号トポロジノード、実際の動作原理、および配線の難しさを考慮してください。バッファが異なれば、信号に対する反射効果も異なります。そのため、スタートポロジでは、上記のデータアドレスバス接続遅延の問題を FLASH および SDRAM に解決できず、信号品質を保証できません。一方、DSP と SDRAM の間は高速な信号がやり取りされることが多く、FLASH のロードの速度は速くありません。したがって、高速シミュレーションでは、実際の高速信号が有効に動作するノードの波形が確保されていれば、FLASH の波形を気にする必要はありません。デイジーチェーントポロジーと比較して、スタートポロジーは、特に多数のデータアドレス信号がスタートポロジーを採用している場合、ルーティングがより困難です。

RF配線はビアか曲げか

高速 PCB では、多くのリターンパスを減らすこともできますが、開くよりは曲げたほうがよいという人もいます。彼らはどのように選ぶべきですか？

高速デジタル回路の信号リターンとは異なる、RF 回路のリターンパスを解析します。どちらも共通点があり、分布定数回路であり、マクスウェル方程式を適用して回路の特性を計算しています。しかし、RF回路は電圧V=V(t)と電流I=I(t)の2つの変数を制御する必要があるアナログ回路であるのに対し、デジタル回路は信号電圧V=Vの変化のみに着目します( t)。したがって、RF 配線では、信号のリターンに加えて、配線による電流への影響も考慮する必要があります。つまり、曲げ配線やビアが信号電流に影響を与えるかどうかです。さらに、ほとんどの RF ボードは片面または両面の PCB であり、完全なプレーン層はありません。リターンパスは、信号の周囲と電源に分配されます。シミュレーション中は、解析のために 3D フィールド抽出ツールを使用する必要があります。現時点では、曲げ配線とビアのリターンフローを具体的に分析する必要があります。高速デジタル回路解析は、通常、完全なプレーン層を持つ多層 PCB のみを扱います。 2D フィールド抽出分析が使用されます。隣接するプレーンの信号リフローのみが考慮され、ビアは集中パラメーターの R-L-C としてのみ処理されます。

電磁干渉を抑える方法

PCB は電磁干渉 (EMI) の発生源であるため、PCB 設計は電子製品の電磁適合性 (EMC) に直接関係しています。高速 PCB 設計で EMC/EMI に注意を払うと、製品開発サイクルが短縮され、市場投入までの時間が短縮されます。そのため、このフォーラムでは多くのエンジニアが電磁干渉の抑制の問題に細心の注意を払いました。たとえば、Wuxi Xiangsheng Medical Imaging Co., Ltd. の Shu Jian 氏は、EMC テストでクロック信号の高調波が非常に深刻に基準を超えたと述べました。クロック信号を使用するICの電源端子を特別扱いしませんか？現在、電源端子にはデカップリングコンデンサのみ接続されています。電磁放射を抑制するために、PCB 設計で注意すべきその他の側面は何ですか? この点で、Li Baolong は、EMC の 3 つの要素は、放射線源、伝送経路、被害者であると指摘しました。伝送経路は、宇宙放射線伝送と有線伝送に分けられます。したがって、高調波を抑制するには、まずその伝搬経路を調べます。電源のデカップリングは、伝導モードの伝達を解決することです。また、必要なマッチングとシールドも必要です。

フィルタリングは、伝導経路を通る EMC 放射を解決する良い方法です。また、干渉源と被害者の観点からも考えられます。干渉源に関しては、オシロスコープを使用して、信号の立ち上がりエッジが速すぎるかどうか、反射またはオーバーシュート、アンダーシュート、またはリンギングがあるかどうかを確認してみてください。存在する場合は、マッチングを検討してください。さらに、デューティサイクルが 50% の信号は、偶数次高調波がなく、高周波成分が多いため、できる限り避ける必要があります。被害者に対しては、土地区画などの対策が考えられます。回路基板アセンブリ、回路基板設計、および回路基板処理の製造業者が、高速回路基板レイアウトにおける一般的な問題と解決策について説明します。