PCBエンジニアによるEMCに基づくPCB設計の詳細な説明

0 はじめに

PCBは英語でプリント回路基板の略です。一般に、プリント回路とは、所定の設計に従って絶縁材料上にプリント回路、印刷部品、またはその両方で作られた導電パターンを指します。絶縁基板上の部品間を電気的に接続する導電パターンをプリント回路と呼びます。このように、プリント回路またはプリント回路の完成した基板は、プリント回路基板と呼ばれ、プリント基板またはプリント回路基板とも呼ばれます。 PCB は、電子時計、電卓、汎用コンピューターから、コンピューター、通信電子デバイス、航空、航空宇宙、軍事兵器システムに至るまで、私たちが目にするほぼすべての電子デバイスに不可欠です。集積回路やその他の電子部品がある限り、PCB はそれらの間の電気的相互接続に使用されます。その性能は電子機器の品質に直結します。電子技術の急速な発展に伴い、電子製品はますます高速、高感度、高密度になる傾向があります。この傾向は、PCB 設計における電磁適合性 (EMC) と電磁干渉の深刻な問題につながっています。 EMC 設計は、PCB 設計における緊急の技術的問題になっています。

1 電磁両立性

電磁適合性 (EMC) は、主に電磁干渉と反干渉を研究する新しい包括的な分野です。電磁適合性とは、指定された電磁環境レベルの下で、電子機器またはシステムが電磁干渉によってその性能指数を低下させないと同時に、それらによって生成される電磁放射が制限レベルを超えず、影響を与えないことを指します。他のシステムの正常な動作、および機器とシステム間の相互干渉のない信頼性の高い作業の目標を達成します。電磁干渉 (EMI) は、結合経路を介して敏感なシステムにエネルギーを伝達する電磁干渉源によって引き起こされます。これには 3 つの基本的な形式が含まれます: ワイヤおよび公共の接地線による伝導、空間放射または近距離場結合です。回路図が正しく設計されていて、プリント回路基板が不適切に設計されていても、電子機器の信頼性に悪影響を及ぼすことが実践で証明されているため、プリント回路基板の電磁両立性を確保することがシステム設計全体の鍵となります。 .

1.1 電磁干渉 (EMI)

EMI 問題が発生した場合、干渉源、伝搬経路、受信機の 3 つの要素で説明する必要があります。

したがって、電磁干渉を減らしたい場合は、これら 3 つの要素に対処する方法を見つける必要があります。ここでは、主にプリント基板の配線技術について説明します。

2 プリント基板の配線技術

良好な PCB 配線は、EMC において非常に重要な要素です。

2.1 PCBの基本特性

PCB は、垂直スタック上の一連の積層、ルーティング、およびプリプレグ処理で構成されています。多層 PCB では、設計者はデバッグの便宜上、最外層に信号線を配置します。

PCB 上の配線には、インピーダンス、キャパシタンス、およびインダクタンスの特性があります。

インピーダンス: 配線のインピーダンスは、銅の重量と断面積によって決まります。たとえば、1 オンスの銅のインピーダンスは 0.49 m Ω/単位面積です。静電容量: 配線の静電容量は、絶縁体 (EoEr)、電流範囲 (A)、および配線間隔 (h) によって決まります。方程式は、C=EoErA/h として表されます。Eo は自由空間の誘電率 (8.854 pF/m)、Er は PCB 基板の誘電率 (FR4 圧延では 4.7) です。

printed circuit board

インダクタンス: 配線のインダクタンスは配線に均等に分布しており、約 1 nH/m です。

1 オンスの銅線の場合、厚さ 0.25 mm (10 ミル) の FR4 の圧延条件下で、幅 0.5 mm (20 ミル)、長さ 20 mm (800 ミル) のワイヤがグランド層から 9.8 m Λ のインピーダンスを生成できます。 20 nH のインダクタンスと 1.66 pF のグランドとのカップリングキャパシタンス。上記の値をコンポーネントの寄生効果と比較すると、これらは無視できますが、すべての配線の合計が寄生効果を超える可能性があります。したがって、設計者はこれを考慮に入れる必要があります。 PCB 配線の一般的なガイドライン:

(1) ワイヤ間の距離を長くして、容量結合のクロストークを減らします。

(2) PCB の静電容量を最適化するための電力線と接地線の並列配置。

(3) 敏感な高周波ワイヤーを高ノイズ電力線から離して配置します。

(4) 電源線とアース線を太くし、電源線とアース線のインピーダンスを下げます。

2.2 セグメンテーション

分割とは、特に電力線と接地線を介した、異なる種類の線間の結合を減らすための物理的な分割を指します。

分割手法で4種類の回路を分割した例。グランドプレーンでは、非金属のトレンチを使用して 4 つのグランドプレーンを分離しています。 LとCはボードの各部分のフィルターとして使用され、異なる回路の電源面間の結合を減らします。高速デジタル回路は、瞬時電力需要が高いため、電源インレットに配置する必要があります。インターフェイス回路には、静電気放電 (ESD) および過渡抑制のためのデバイスまたは回路が必要になる場合があります。 L と C については、1 つの大きな L と C ではなく、異なる値の L と C を使用することをお勧めします。これは、回路ごとに異なるフィルタリング特性を提供できるためです。

2.3 ローカル電源と IC 間のデカップリング

ローカルデカップリングは、主電源に沿ったノイズの伝播を減らすことができます。電源入力ポートと PCB の間に接続された大容量のバイパスコンデンサは、低周波リップルフィルターとして機能し、突然の電力需要を満たすための潜在的なストレージとして機能します。さらに、各 IC の電源とグランドの間にデカップリングコンデンサが必要です。これらのデカップリングコンデンサは、ピンのできるだけ近くに配置する必要があります。これは、IC のスイッチングノイズをフィルタリングするのに役立ちます。

2.4 接地技術

接地技術は、多層 PCB と単層 PCB の両方に適用されます。接地技術の目標は、接地インピーダンスを最小限に抑え、それによって回路から電源に戻る接地ループの電位を下げることです。

(1) 単層基板のアース線

単層 (片面) PCB では、接地線の幅はできるだけ広く、少なくとも 1.5 mm (60 ミル) にする必要があります。スター配線は単層 PCB では実現できないため、ジャンパー線とグランド線の幅の変更は最小限に抑える必要があります。そうしないと、ラインのインピーダンスとインダクタンスが変化します。

(2) 2 層基板のアース線

2 層 (両面) PCB では、グランドグリッド/ラティス配線がデジタル回路に適しています。これにより、グランドインピーダンス、グランドループ、信号ループを減らすことができます。単層 PCB と同様に、グランド線と電源線の幅は少なくとも 1.5 mm 必要です。もう 1 つのレイアウトは、グランドプレーンを片側に配置し、信号ラインと電源ラインを反対側に配置することです。この配置では、接地回路とインピーダンスがさらに低減され、デカップリングコンデンサを IC の電源ラインとグランドプレーンのできるだけ近くに配置できます。

(3) 保護リング

保護リングは、ノイズの多い環境 (RF 電流など) をリングの外側に分離できる接地技術です。通常の動作では保護リングに電流が流れないためです。

(4) 基板容量

多層基板では、PCB 容量は、電源面とグランドを分離する薄い絶縁層によって生成されます。単層基板では、電源線と接地線を平行に敷設すると、この容量効果も発生します。 PCB コンデンサの利点の 1 つは、周波数応答が非常に高く、直列インダクタンスが低く、表面全体またはライン全体に均等に分布していることです。これは、基板全体に均一に配置されたデカップリングコンデンサに相当します。単一のディスクリートコンポーネントには、この機能はありません。

(5) 高速回線と低速回線

高速回路はグランド寄りに配置し、低速回路は電源面寄りに配置します。

(6) 下地の銅埋め

一部のアナログ回路では、未使用の回路基板領域が大きなグランドで覆われており、シールドを提供してデカップリング能力を高めています。ただし、銅領域が吊り下げられている場合 (たとえば、地面に接続されていない場合)、アンテナとして機能し、電磁適合性の問題が発生する可能性があります。

(7) 多層基板のグランドプレーンと電源プレーン

多層 PCB では、ボード全体で大きな PCB 静電容量を生成するために、隣接する層で電源面とグランドプレーンをできるだけ近くに配置することをお勧めします。最も高速なキー信号は地面の近くに配置し、非キー信号は電源面の近くに配置する必要があります。

(8) 所要電力

回路に複数の電源が必要な場合、各電源は接地によって分離する必要があります。ただし、1 層 PCB では多点接地は不可能です。 1 つの解決策は、電源コードとアース線を他の電源コードとアース線から分離することです。これは、電源間のノイズ結合の回避にも役立ちます。

3 結論

このホワイトペーパーで紹介する方法と技術は、PCB の EMC 特性の改善に役立ちます。もちろん、これらは EMC 設計の一部にすぎません。通常、反射ノイズ、放射ノイズ、およびその他の技術的問題によって引き起こされる干渉も考慮する必要があります。実際の設計では、適切な電磁干渉対策を使用して、設計目的の要件と設計条件に従って、良好な EMC 性能を備えた PCB を設計する必要があります。