電子工場での回路基板設計のハードウェアレイアウト経験

電子工場での回路基板設計のハードウェアレイアウト経験

回路基板メーカーは、回路基板のハードウェア設計のクロック配線、インターフェイス配線、および基板の積み重ねについて説明します。

クロック ケーブルの配線

1. 表面層にクロック配線がないか、配線長=<500mil (キークロック表面配線=<200mil); さらに、完全なグランドプレーンをリターン電流として使用し、分割されていない、または分離された位置をブリッジする必要があります。

2. 水晶振動子およびクロック駆動回路領域の TOP 層を通過する他の配線はありません。 (これは満足するのが難しい場合があります。)

3. 信号線の周囲には他の信号線を避け、必要に応じて 3W の原則を満たします (2 つの線の中心距離は線幅の 3 倍)。 通常、データ線やアドレス線を配置する際には考慮されませんが、タイミング（等長）が重視されます。

4. 可能であれば、電源層は可能な限り 20h の原則を満たす必要があります。つまり、電源層の境界は、層境界内の収縮プレートの厚さの 20 倍です。

**20H ルール: 電源層と層の間の電界が変化するため、電磁干渉は基板の端で放射されます。 エッジ効果といいます。 電力層は、電界がグランドプレーンの範囲内でのみ伝導されるように縮小できます。 1H（電源とグランドの間の媒体の厚さ）の単位では、20H減少すると、電界の70％が接地端に制限されます。 100H を縮小すると、電界の 98% を制限できます。

5.異なる周波数のクロックは3Wの原則を満たしています

**3W ルール: ライン間の干渉を減らすために、ライン間隔が十分に大きいことを確認してください。 線間距離が線幅の 3 倍以上になると 70% の電界が互いに干渉しなくなり、これを 3W 則と呼びます。 電界の 98% が互いに干渉しない場合、10W ルールを使用できます。

6. クロック信号層を変更し、リターン基準面も変更する場合、クロック配線層変更穴の隣にアース穴を設けるのが一般的です。

7. クロック配線と I/O インターフェイス、ハンドル バーの間の距離は >=1000 ミルです。

8. クロック ラインと隣接するプレーン層の配線の長さは 1000 ミル以下です。

9. 多負荷時計構造は、可能な限り星形とする。 実際の実装では、マルチロードポイントの相対的な中心まで歩くときに等長分岐を行うことが一般的に採用されています。

10. SDRAM ケーブル接続では、SDCLK と DATA の間の長さの差は <=800mil です。

11. ストリップライン (中間層ルーティング) の典型的な伝送速度は 180ps/インチ、マイクロストリップ ライン (表層ルーティング) の典型的な伝送速度は 140ps/インチです。

インターフェイスの配線要件:

1.差配電線の規則：平行で等距離、同層、等長。

2. インターフェイス トランスとインターフェイス コネクタ間のネットワーク長は 1000ml 未満です。

3. 部門をまたぐリセットラインはブリッジ対策を講じること。

4. インターフェース回路の配線は、フィルタリング前の保護の原則に従うものとします。

5. インターフェイス トランスやフォトカプラなどの 1 次および 2 次絶縁デバイスは、隣接プレーンなどの結合パスなしで互いに絶縁されており、対応する基準プレーンの絶縁幅は 100mil を超えています。

プレートのスタッキング:

1. 素子層の隣接層はグランドプレーンであり、デバイスのシールド層と固定層配線層の基準プレーンを提供します。

2. すべての信号層は、可能な限りグランド プレーンに隣接させる必要があります。

3. 2 つの信号層が直接隣接しないようにします。

4. 主電源は、対応する接地にできる限り隣接させる必要があります。

5. 積層構造の対称性を考慮してください。

その他の配線上の注意:

1. 電源層と層の間の EMC 環境が悪いため、干渉に敏感な信号を避ける必要があります。

2. 信号線は直角にならないようにしてください。

3. 配線は極力同一平面に近づけ、交差分断は避けてください。 交差分割が必要な場合、または電源グランド プレーンに近づけることができない場合、これらの条件は低速信号ラインでのみ存在できます。 回路基板アセンブリ、回路基板設計、および回路基板処理メーカーは、エレクトロニクス工場の回路基板設計のハードウェア レイアウトの経験を説明します。