高速PCB設計ルールのまとめと原因分析

高速PCB設計ルールのまとめと原因分析

1. PCB のクロック周波数が 5MHZ を超える場合、または信号の立ち上がり時間が 5ns 未満の場合、一般に多層基板設計が必要です。

原因: 多層基板設計により、信号回路の面積を適切に制御できます。

2. 多層基板の場合、主要な配線層 (クロックライン、バス、インターフェース信号ライン、RF ライン、リセット信号ライン、チップセレクト信号ライン、および各種制御信号ラインが配置される層) は、完全なグランドプレーンに隣接する必要があります。 、できれば2つのグランドプレーンの間。

理由: 主要な信号線は、一般的に強い放射線または非常に敏感な信号線です。 グランドプレーンの近くに配線すると、信号回路の面積が減少し、放射強度が減少するか、干渉防止能力が向上します。

3. 単層基板の場合、キー信号線の両側をラップする必要があります。

理由: キー信号の両側が接地されているため、一方では信号ループの面積を減らすことができ、他方では信号線と他の信号線との間のクロストークを防ぐことができます。

4. 2 層基板の場合、キー信号線の投影面はフローリングの面積が大きいか、単板のように穴が開いています。

原因：グランドプレーンに近い多層基板のキー信号と同じです。

5. 多層基板では、電源プレーンは、隣接するグランド プレーンに対して 5H ～ 20H 縮小する必要があります (H は、電源プレーンとグランド プレーンの間の距離です)。

原因: リターン グランド プレーンに対して電源プレーンを縮小すると、エッジ放射の問題を効果的に抑制することができます。

6. 配線層の投影面は、そのリターンプレーン層の領域内にある必要があります。

原因: 配線層がリターン プレーン層の投影領域内にない場合、エッジ放射の問題が発生し、信号ループの面積が増加して、ディファレンシャル モード放射が増加します。

7. 多層基板では、単一基板の TOP 層と BOTTOM 層に 50MHZ を超える信号線を配置しないでください。

理由: 空間への放射を抑制するために、2 つのプレーン層の間で高周波信号を通過させる方がよい。

8. ボード レベルの動作周波数が 50MHz を超えるボードの場合、2 番目の層と最後から 2 番目の層が配線層である場合、TOP 層と BOOTTOM 層は接地銅箔で舗装する必要があります。

理由: 空間への放射を抑制するために、2 つのプレーン層の間で高周波信号を通過させる方がよい。

9. 多層ボードでは、単一ボードの主な動作電源プレーン (最も広く使用されている電源プレーン) は、そのグランド プレーンの近くに配置する必要があります。

原因: グランド プレーンに隣接する電源プレーンは、電源回路のループ領域を効果的に減らすことができます。

10. 単層基板では、電源ラインに隣接して平行に接地線が必要です。

原因: 電源電流ループの領域を減らします。

11. 2 層基板では、電源ラインに隣接して平行にアース線が必要です。

原因: 電源電流ループの領域を減らします。

12. 階層化設計では、配線層の隣接設定を極力避ける。 隣接する配線層が避けられない場合は、2 つの配線層の層間隔を適切に広げ、配線層とその信号回路の層間隔を狭くする必要があります。

原因: 隣接する配線層での並列信号配線により、信号のクロストークが発生します。

13. 隣接するプレーン レイヤーは、それらの投影面が重ならないようにする必要があります。

原因: 突起が重なると、層間のカップリング容量により層間ノイズがカップリングされます。

14. PCB レイアウトの設計中は、信号の流れ方向に沿って直線を配置するという設計原則に完全に従う必要があり、可能な限りループを回避する必要があります。

原因: 信号の品質に影響を与える信号の直接結合を避けてください。

15. 同一基板上に複数のモジュール回路を配置する場合は、デジタル回路とアナログ回路、高速回路と低速回路を分けて配置してください。

原因：デジタル回路、アナログ回路、高速回路、低速回路の相互干渉を避ける。

16. 回路基板上に高速、中速、低速の回路が同時に存在する場合、高速および中速の回路はインターフェイスから離す必要があります。

原因: 高周波回路ノイズがインターフェイスを介して外部に放射されるのを防ぎます。

17. エネルギー貯蔵および高周波フィルタ コンデンサは、大きな電流変化を伴うユニット回路またはデバイス (パワー モジュール、ファン、リレーの入出力端子など) の近くに配置する必要があります。

原因: エネルギー蓄積コンデンサの存在により、高電流ループのループ領域が減少する可能性があります。

18. 回路基板の電源入力ポートのフィルタ回路は、インターフェースの近くに配置する必要があります。

原因: フィルタリングされた回線が再び結合されないようにしてください。

19. PCB ボードでは、インターフェイス回路のフィルタリング、保護、および分離デバイスをインターフェイスの近くに配置する必要があります。

原因: 保護、フィルタリング、および分離の効果を効果的に達成できます。

20. インターフェースにフィルタリング回路と保護回路の両方がある場合、フィルタリング前の保護の原則に従う必要があります。

原因: 保護回路は、外部の過電圧および過電流抑制のために使用されています。 フィルタ回路の後ろに保護回路を入れると、過電圧、過電流によりフィルタ回路が破損します。

21. フィルタ回路（フィルタ）、絶縁回路、保護回路の入出力ラインが互いに結合しないようにレイアウトしてください。

原因: 上記の回路の入力と出力の配線が互いに結合すると、フィルタリング、絶縁、または保護の効果が弱まります。

22. インターフェース「クリーン」がボード上に設計されている場合、フィルターおよび分離デバイスは、「クリーン」と作業場所の間の分離ベルトに配置する必要があります。

原因: 効果を弱めるために、プレーン層を介したフィルタまたは絶縁デバイスの相互結合を避けてください。

23. フィルターと保護装置以外の装置は、「きれいな地面」に置くことはできません。

理由: 「クリーン」設計は、最小限のインターフェース放射を確保することを目的としており、「クリーン」は外部干渉によって容易に結合されるため、「クリーン」には他の無関係な回路やデバイスがあってはなりません。

24. 水晶、水晶発振器、リレー、スイッチング電源、およびその他の強力な放射デバイスは、ボード インターフェイス コネクタから少なくとも 1000 ミル離す必要があります。

原因: 干渉は直接外向きに放射されるか、出力ケーブルの電流を結合して外向きに放射します。

25. 敏感な回路またはデバイス (リセット回路、WATCHDOG 回路など) は、ボードの端、特にボード インターフェイスの端から少なくとも 1000 ミル離す必要があります。

原因: ボード インターフェイスのような場所は、外部干渉 (静電気など) のカップリングの影響を最も受けやすく、リセット回路やウォッチドッグ回路などの敏感な回路は、システムの誤動作を引き起こす可能性が非常に高くなります。

26. IC フィルタリング用の各フィルタ コンデンサは、チップの電源ピンのできるだけ近くに配置する必要があります。

原因: コンデンサがピンに近づくほど、高周波回路の面積が小さくなるため、放射が小さくなります。

27. 始端で直列に接続された整合抵抗は、その信号出力端の近くに配置する必要があります。

原因: 当初の直列整合抵抗の設計目的は、チップ出力端の出力インピーダンスと直列抵抗のインピーダンスの和を配線の特性インピーダンスと等しくすることです。 マッチング抵抗は、上記の式を満たすことができない端に配置されます。

28. PCB 配線には、直角または鋭角の配線があってはなりません。

原因: 直角配線は不連続なインピーダンスにつながり、信号伝送につながり、リンギングやオーバーシュートを引き起こし、強力な EMI 放射を形成します。

29.隣接する配線層の層設定は極力避けてください。 避けられない場合は、2 つの配線層の配線を互いに垂直にするか、平行配線の長さを 1000 ミル未満にするようにしてください。

原因: 平行線間のクロストークを減らします。

30. ボードに内部信号配線層がある場合、クロックおよびその他の重要な信号線は内層に配置されます (配線層が推奨されます)。

原因：キー信号を内部配線層に敷くことでシールドできます。

31. グランド ワイヤをクロック ワイヤの両側に巻き付けることをお勧めします。グランド ビアは 3000 ミルごとに穴を開ける必要があります。

原因: 接地線の各ポイントの電位が等しいことを確認してください。

32. クロック、バス、RF ケーブル、およびその他の重要な信号配線: 同じ層のその他の並列配線は、3W の原則を満たすものとします。

原因: 信号間のクロストークを避けてください。

33. 電流が 1A 以上の電源に使用される表面実装ヒューズ、磁気ビーズ、インダクタ、およびタンタル コンデンサのボンディング パッドは、少なくとも 2 つのビアを介してプレーン層に接続する必要があります。

原因: ビアの等価インピーダンスを下げます。

34. 差動信号線は、同じ層に同じ長さで平行に敷設し、インピーダンスを同じにし、差動線の間に他の線を入れないこと。

理由: 差動ライン ペアのコモン モード インピーダンスが等しいことを確認し、干渉防止機能を向上させます。

35. キー信号のルーティングは、パーティション領域 (ビアとパッドによって引き起こされるリファレンス プレーンのギャップを含む) を横断してはなりません。

原因: パーティションをまたいで配線すると、信号ループの面積が増加します。

36. やむを得ず信号ラインをリターン プレーンでグランドから分離する場合は、信号クロス分割の近くでブリッジ キャパシタンスを使用することをお勧めします。キャパシタンス値は 1nF です。

原因: 信号が分割されると、多くの場合、回路面積が増加します。 信号回路を手動で設定するブリッジ接地方式を採用しています。

37. ボード上のフィルター (フィルター回路) の下に他の無関係な信号を配線しないでください。

原因: 分布容量により、フィルタのフィルタリング効果が弱まります。

38. フィルタ（フィルタ回路）の入出力信号線は平行、交差させないでください。

原因: フィルタリングの前後にノイズが直接結合しないようにしてください。

39. キー信号線から基準面の端までの距離は 3H 以上です (H は基準面からの線の高さ)。

原因: エッジ放射効果を抑制します。

40. 金属シェル接地要素の場合、その投影領域の最上層は、接地銅シートで舗装する必要があります。

原因: 金属シェルと接地銅シート間の分布容量は、外部放射を抑制し、イミュニティを向上させるために使用されます。

41. 単層基板、2 層基板では、配線時の「ループ面積最小化」設計に注意してください。

原因: ループ面積が小さいほど、ループの外部放射が小さくなり、干渉防止能力が強くなります。

42. 信号線（特にキー信号線）がレイヤーチェンジする場合、レイヤーチェンジ穴の近くに穴を通すように設計してください。

原因: 信号ループの面積を減らすことができます。

43.クロックライン、バス、無線周波数ラインなど：強い放射信号ラインは、インターフェースの出力信号ラインから遠く離れています。

原因: 強い放射信号ラインの干渉は、出力信号ラインに結合されず、外側に放射されます。

44. リセット信号線、チップ選択信号線、システム制御信号などの敏感な信号線は、インターフェイスの出力信号線から遠く離れています。

原因: 外部干渉は、多くの場合、インターフェイスの発信信号ラインによってもたらされ、影響を受けやすい信号ラインに結合すると、システムの誤動作につながります。

45. 片面パネルおよび両面パネルでは、フィルター コンデンサーの配線は、最初にフィルター コンデンサーによってフィルター処理され、次にデバイス ピンへとフィルター処理されます。

原因: IC に電源を供給する前に電源電圧がフィルタリングされ、IC によって電源にフィードバックされるノイズがコンデンサによってフィルタリングされます。

46. 単一パネルまたは両面パネルで、電源ラインが非常に長い場合、3000mil ごとにデカップリング キャパシタンスをグランドに追加する必要があり、キャパシタンス値は 10uF+1000pF です。

原因: 電源ラインの高周波ノイズをフィルタリングします。

47. フィルタコンデンサのアース線、電源線は極力太く、短くしてください。

原因: 等価直列インダクタンスは、コンデンサの共振周波数を低下させ、その高周波フィルタリング効果を弱めます。 基板設計メーカー、基板加工メーカーが高速PCB設計ルールのまとめと原因分析を解説。