初心者向けの PCB レイアウトとサーペンタイン処理
PCB デバイスのレイアウトは非常に巧妙なものですが、その原則をマスターすれば、すべてが非常に簡単になります。 以下は、日常生活で要約された PCB デバイス レイアウトの原則の一部です。
1. I/O ドライバは、プリント基板の端とアウトレット コネクタのできるだけ近くに配置します。
2.電気的性能の合理的な分割によると、一般にデジタル回路領域(つまり、干渉を回避して干渉を生成するため)とアナログ回路領域に分けられます
(干渉の恐れ)、パワードライブエリア(干渉源)、
3.高品質のコンポーネントの場合、取り付け位置と強度を考慮する必要があります。 発熱体は感温体とは別に配置し、必要に応じて熱対流対策を考慮しなければならない。
4. 同じ機能を持つ回路をできるだけ近くに配置し、すべてのコンポーネントを調整して、最も簡潔な接続を確保する必要があります。 同時に、機能ブロック間の相対的な位置を調整して、機能ブロック間の接続を最も簡潔にします。
5. I/O ドライバは、プリント基板の端とアウトレット コネクタのできるだけ近くに配置します。
6. クロック発生器 (水晶発振器またはクロック発振器など) は、クロックを使用するデバイスのできるだけ近くに配置する必要があります。
7.リレーコイルには放電ダイオードが装備されています(1N4148で十分です)。
8. レイアウトは、バランスが取れていて、密度が高く整然としていて、上部が重すぎたり重すぎたりしないようにする必要があります
9. 電源入力ピンと各集積回路のグランドの間にデカップリング コンデンサを追加する必要があります (一般に、高周波性能に優れたモノリシック コンデンサが使用されます)。 回路基板のスペースが密集している場合は、複数の集積回路の周囲にタンタル コンデンサを追加することもできます。
サーペンタインの設計と取り扱いにおける PCB 工場への提案
1. 平行線分の距離 (S) を大きくしてみてください。これは少なくとも 3H より大きくなければなりません。 H は、信号線から基準面までの距離を表します。 一般的に言えば、それは大きな曲がり角を迂回することです。 S が十分に大きい限り、相互結合効果をほぼ完全に回避できます。
2.カップリング長さLpを短くする。 2 倍の Lp 遅延が信号の立ち上がり時間に近いかそれを超えると、生成されるクロストークは飽和に達します。
3. ストリップ ラインの蛇行線または埋め込まれたマイクロ ストリップによって引き起こされる信号伝送遅延は、マイクロ ストリップの遅延よりも小さくなります。 理論的には、ストリップラインはディファレンシャル モード クロストークによる伝送速度に影響しません。
4. 高速信号線やタイミング要件の厳しい信号線の場合、特に狭い領域では蛇行しないようにしてください。
5. 相互結合を効果的に減らすために、多くの場合、任意の角度での蛇行配線を使用できます。 PCB アセンブリ、PCB 設計、PCB 処理の各メーカーが、初心者が知っておくべき PCB デバイスのレイアウトとサーペンタイン処理について説明します。
6.高速PCBの設計では、蛇行ラインにはいわゆるフィルタリングまたは干渉防止機能がなく、信号品質を低下させるだけであるため、タイミングマッチングにのみ使用され、他の目的はありません。
7. 巻き取りにはスパイラル配線が考えられる場合があり、シミュレーションでは通常のサーペンタイン配線よりも効果が高いことが示されています。