高周波 PCB 回路設計の 20 のポイント

1. PCB 材料の選択方法は?

PCB ボードの選択では、設計要件を満たすこと、大量生産、およびコストの間でバランスを取る必要があります。設計要件には、電気部品と機械部品が含まれます。一般に、非常に高速な PCB 基板 (周波数が GHz を超える) を設計する場合、この材料の問題はより重要になります。たとえば、一般的に使用されている FR-4 材料では、数 GHz の周波数での誘電損失が信号の減衰に大きく影響するため、適用できない場合があります。電気に関する限り、誘電率と誘電損失が設計周波数で使用されているかどうかに注意する必要があります。

2. 高周波干渉を避けるには?

高周波干渉を回避するための基本的な考え方は、クロストークとも呼ばれる高周波信号電磁界の干渉を最小限に抑えることです。高速信号とアナログ信号の間の距離を広げたり、アナログ信号の横にグランドガード/ハントトレースを追加したりできます。デジタルグランドからアナロググランドへのノイズ干渉にも注意が必要です。

3. 高速設計では、シグナルインテグリティの問題をどのように解決しますか?

シグナルインテグリティは基本的にインピーダンスマッチングの問題です。インピーダンス整合に影響を与える要因には、信号源と出力インピーダンスの構造、配線の特性インピーダンス、負荷端の特性、配線のトポロジアーキテクチャが含まれます。解決策は、ルーティングのトポロジを終了して調整することです。

4. 差分分配ラインはどのように実現されますか?

差動ペアの配線で注意すべき点が 2 つあります。 1 つは 2 つのラインの長さをできるだけ同じにすること、もう 1 つは 2 つのライン間の距離 (この距離は差動インピーダンスによって決まります) を常に変化させない、つまり平行に保つことです。平行する方法は 2 つあります。 1 つは 2 つの線が同じ側を並んで歩くことであり、もう 1 つは 2 つの線が上下の隣接する層を歩くことです。一般に、前者には多くの並列実装があります。

5. 出力端子が 1 つしかないクロック信号ラインの場合、差動分配ラインを実現するにはどうすればよいですか?

差動配電線を使用する場合、信号源と受信機の両方が差動信号であることが重要です。したがって、差動分配ラインは、出力端子が 1 つしかないクロック信号には使用できません。

6. 受信側の差動線路ペア間に整合抵抗を追加できますか?

通常、受信側の差動線路ペア間の整合抵抗が追加され、その値は差動インピーダンスの値と等しくなるはずです。これにより、信号品質が向上します。

7. 差動ペアの配線を近づけて平行にする必要があるのはなぜですか?

差動ペアの配線方法は、適切に近接して平行にする必要があります。いわゆる適切なアプローチは、この距離が差動ペアを設計するための重要なパラメータである差動インピーダンスの値に影響を与えるためです。並列処理の必要性は、差動インピーダンスの一貫性を維持する必要があるためでもあります。 2 つのラインが遠いか近いかのどちらかである場合、差動インピーダンスが一致せず、シグナルインテグリティとタイミング遅延に影響します。

PCB design

8. 実際の配線におけるいくつかの理論上の矛盾に対処する方法

基本的には、アナログ信号とデジタル信号を分けて分離するのが正しい。信号配線は溝を横切ったり、電源や信号のリターン電流経路が大きくなりすぎないように注意が必要です。

水晶振動子はアナログ正帰還発振回路です。発振信号を安定させるには、ループゲインと位相の仕様を満たす必要があります。このアナログ信号の発振仕様は非常に干渉を受けやすいです。グランドガードトレースを追加しても、干渉が完全に分離されない場合があります。また、離しすぎるとグランドプレーンのノイズが正帰還発振回路にも影響します。したがって、水晶振動子とチップの間の距離はできるだけ近づける必要があります。

実際、高速ケーブル配線と EMI 要件の間には多くの矛盾があります。ただし、基本的な原理は、EMI によって追加された抵抗容量またはフェライトビームにより、信号の一部の電気的特性が仕様を満たさないことです。したがって、内層への高速信号配線など、配線および PCB スタッキングの手法を使用して EMI 問題を解決または軽減することをお勧めします。最後に、抵抗コンデンサまたはフェライトビーズを使用して、信号への損傷を減らします。

9. 高速信号の手動配線と自動配線の矛盾を解決するには？

強力な配線ソフトウェアを備えたほとんどの自動配線デバイスには、巻線モードとビア数を制御するための制約が設定されています。 EDA各社の巻上機容量や制約条件の設定項目は、時としてかけ離れていることがある。たとえば、蛇行巻き方を制御するのに十分な制約があるかどうか、および差動ペア間の距離を制御できるかどうか。これは、自動配線の配線方法が設計者の思い通りにできるかどうかに影響します。また、手動での配線調整の難しさもワインディングエンジンの実力に大きく関係しています。たとえば、ルーティングのプッシュ能力、ビアのプッシュ能力、さらには銅コーティングへのルーティングのプッシュ能力などです。したがって、解決策は、強力な巻線エンジンを備えたルーターを選択することです。

10. テスト結合について。

テストカプラーは、製造された PCB の特性インピーダンスが TDR (Time Domain Reflectometer) で設計要件を満たしているかどうかを測定するために使用されます。一般に、制御するインピーダンスには、単線と差動ペアがあります。したがって、テストカプラーの引き回しライン幅とライン間隔 (ディファレンシャルアライメントの場合) は、制御するラインと同じにする必要があります。最も重要なのは、測定中の接地点の位置です。接地リードのインダクタンスを減らすために、TDR プローブが接地される場所は、通常、信号が測定される場所のすぐ近くにあります。したがって、テストカプラの測定信号点と接地点との間の距離と方法は、使用するプローブに準拠する必要があります。

11. 高速 PCB の設計では、信号層の空白領域を銅でコーティングできますが、複数の信号層の銅コーティングを接地と電源にどのように分配する必要がありますか?

一般に、ブランク領域の銅コーティングはほとんど接地されています。ただし、高速信号ラインの横に銅を使用する場合は、信号ラインと銅メッキの距離に注意する必要があります。これは、銅メッキがラインの特性インピーダンスを低下させるためです。また、デュアルストリップラインの構造など、他層の特性インピーダンスに影響を与えないようご注意ください。

12. マイクロストリップラインモデルを使用して、電源プレーン上の信号ラインの特性インピーダンスを計算できますか? ストリップラインモデルを使用して、電源とグランドプレーン間の信号を計算できますか?

はい、特性インピーダンスを計算するときは、電源プレーンとグランドプレーンの両方を基準プレーンと見なす必要があります。たとえば、4 層基板: 最上層 - 電源層 - 層 - 最下層。このとき、最上層配線の特性インピーダンスのモデルは、電源プレーンを基準プレーンとしたマイクロストリップラインモデルです。

13. 高密度プリント基板上でソフトウェアによって自動生成されたテストポイントは、一般的な大量生産のテスト要件を満たすことができますか?

一般に、ソフトウェアがテスト要件を満たすためにテストポイントを自動的に生成するかどうかは、追加のテストポイントの仕様がテスト機器の要件を満たしているかどうかに依存する必要があります。また、配線が密集しすぎてテストポイント追加の仕様が厳しい場合、ラインの各セグメントにテストポイントを自動追加できない場合があります。もちろん、テストする場所を手動で完了する必要があります。

14. テストポイントを追加すると、高速信号の品質に影響がありますか?

信号品質に影響するかどうかは、テストポイントの追加方法と信号の速度によって異なります。基本的に、追加のテストポイント (オンラインの既存のビアまたはテストポイントとしての DIP ピンではない) をオンラインに追加するか、オンラインから短い線分を引き出すことができます。前者はオンラインに小さなコンデンサを追加するのと同じですが、後者には追加の分岐があります。これら 2 つの条件はどちらも、多かれ少なかれ高速信号に影響します。影響の程度は、信号の周波数速度と信号のエッジレートに関連しています。影響の大きさはシミュレーションで知ることができます。原則として、テストポイントが小さいほど優れています (もちろん、テストマシンの要件も満たしています)。枝は短いほどよい。

15. 複数の PCB がシステムを構成します。ボード間のアース線はどのように接続すればよいですか?

PCB ボードの相互接続間の信号または電源供給が機能する場合、たとえば、ボード A に電力が供給されている場合、または信号がボード B に送信されている場合、ストラタムからボード A に同じ量の電流が逆流する必要があります (これは、キルヒホフの現行法）。この層の電流は、インピーダンスが最も低い場所に流れます。したがって、電源または信号が接続されているかどうかに関係なく、各インターフェイスでフォーメーションに割り当てられたピンの数は、インピーダンスを下げるために小さすぎてはなりません。これにより、フォーメーションのノイズを減らすことができます。また、電流ループ全体、特に大電流部分を解析し、地層やアース線の接地方法を調整して電流経路を制御することも可能です（例えば、ある場所を低インピーダンスにして電流を流すなど）。他の敏感な信号への影響を減らすために、電流の大部分をこの場所から流します)。

16. 高速 PCB 設計に関する外国の技術書やデータを紹介してもらえますか?

現在、高速デジタル回路は、通信ネットワークや計算機などの分野で使用されています。通信ネットワークに関しては、PCB ボードの動作周波数は GHz に達しており、レイヤーの数は私の知る限り最大 40 です。チップの進歩により、一般的なPCやサーバーのボード上で動作する最高周波数は400MHz以上に達しています（Rambusなど）。配線の高速化・高密度化に伴い、ブラインド/ベリードビア、マイクロビア、ビルドアッププロセスの需要も増加しています。これらの設計要件は、メーカーによって大量生産される可能性があります。

17. よく参照される 2 つの特性インピーダンス式:

マイクロストリップ Z={87/[sqrt (Er+1.41)]} ln [5.98H/(0.8W+T)] ここで、W は線幅、T は配線の銅板の厚さ、H は配線からの距離です。 Er は PCB 材料の誘電率です。この式は、0.1<(W/H)<2.0 および 1<(Er)<15 の場合にのみ適用できます。

ストリップライン Z=[60/sqrt (Er)] ln {4H/[0.67 π (T+0.8W)]}、ここで、H は 2 つの基準面間の距離で、ルーティングは 2 つの基準面の中央にあります。この式は、W/H<0.35 および T/H<0.25 の場合にのみ適用できます。

18. 差動信号ラインの途中にアース線を追加できますか?

通常、差動信号は接地できません。差動信号の適用原理の最も重要なポイントは、フラックスキャンセル、ノイズ耐性など、差動信号間のカップリングの利点を利用することです。途中でアース線を追加すると、カップリング効果が破壊されます。

19. リジッドフレキシブルプレートの設計には、特別な設計ソフトウェアと仕様が必要ですか? そのようなPCB加工は中国のどこで請け負うことができますか?

一般的な基板設計ソフトでフレキシブルプリント基板の設計が可能です。また、FPC メーカーによってガーバー形式で製造されています。一般的なプリント基板とは製造工程が異なるため、各メーカーが製造能力に応じて最小線幅、最小線間隔、最小開口（ビア）などを決定します。また、フレキシブル基板の折り返し部に銅板を敷いて補強することも可能です。

20. PCB とハウジングの接地点を適切に選択するための原則は次のとおりです。

PCB と筐体の間の接地点を選択する原則は、シャーシグランドを使用して低インピーダンスのパスをリターン電流に提供し、リターン電流のパスを制御することです。たとえば、通常は高周波デバイスまたはクロックジェネレーターの近くで、固定ネジを使用してPCBレイヤーをシャーシグランドに接続して、電流ループ全体の面積を最小限に抑える、つまり電磁放射を減らすことができます。