PCB ボードの設計と校正スキルにおける一般的な問題の分析

1. プリント基板のデザインの選び方は？

PCB ボード設計の選択では、設計要件を満たすことと、大型モデルの PCB 生産およびコストとの間のバランスを達成する必要があります。設計要件には、電気的および制度的という 2 つの部分が含まれます。超高速プリント PCB 基板 (周波数が GHz を超える) を設計する場合、通常、この材料の問題がより重要になります。たとえば、現在一般的に使用されている FR-4 材料は、数千 MHz の周波数での誘電損失により、信号の減衰に大きな影響を与えますが、適用できない場合があります。電気に関しては、誘電率と誘電損失が設計周波数に適しているかどうかに注意する必要があります。

2. 高周波干渉を避けるには?

高周波干渉を回避するための基本的な考え方は、クロストークと呼ばれる高周波信号電磁界の干渉を最小限に抑えることです。高速信号とアナログ信号の距離を広げたり、アナログ信号の横にグランド保護/シャトルを追加したりできます。デジタルグランドからアナロググランドへのノイズ干渉にも注意が必要です。

3. 高速設計におけるシグナルインテグリティの問題を解決する方法は?

シグナルインテグリティは、基本的に PCB のインピーダンスマッチングの問題です。インピーダンス整合に影響を与える要因には、信号源の構造と出力インピーダンス、配線特性インピーダンス、負荷端子の特性、配線トポロジなどがあります。解決策は、配線トポロジを終端して調整することです。

4. 差分配電線はどのように実現されますか?

差動ペア配線の注意点が2つあります。まず、2 つの線の長さはできるだけ長くする必要があります。もう 1 つは、2 つのライン間の距離 (差動インピーダンスによって決まる) を一定、つまり平行に保つ必要があることです。平行する方法は 2 つあります。 1 つは 2 つの線が同じ線を横に並んで歩くことであり、もう 1 つは 2 つの線が隣接する層 (上下) を歩くことです。通常、前者は複数の方法で並行して実装されます。

5. 単一出力クロック信号ラインの差動分配ラインを実現する方法は?

信号源とレシーバが差動信号の場合にのみ、差動配電線を使用する意味があります。したがって、出力が1つしかないクロック信号には差動分配ラインを使用できませんか?

pcb board

6. 受信側の差動ペア間に整合抵抗を追加できますか?

通常、受信側の差動ラインペア間のマッチング抵抗が追加され、その値は差動インピーダンス値と等しくなるはずです。このようにして、信号品質が向上します。

7. 差動ペアの配線は、タイトで平行でなければならないのはなぜですか?

差動ペアの配線は、適切に閉じて平行にする必要があります。この間隔が違いに影響するので、いわゆる適切な方法ですか？差動インピーダンスの値は、差動ペアを設計するための重要なパラメータです。差動インピーダンスの一貫性を維持するために、並列性も必要です。 2 つのラインが離れていたり近くにあったりすると、差動インピーダンスが一致せず、シグナルインテグリティとタイミング遅延に影響します。

8. 実際の PCB 配線におけるいくつかの理論上の矛盾に対処する方法

1. 基本的に、アナログ/デジタルの分割と分離は正しいです。なお、信号経路はなるべく堀を越えないようにし、電源と信号の帰路電流経路が大きくなりすぎないように注意する必要があります。

2. 水晶発振器は、アナログ正帰還発振器です。安定した発振信号を得るためには、ループゲインと位相の仕様を満たす必要があります。アナログ信号の発振仕様は干渉を受けやすいです。接地保護配線を追加しても、干渉を完全に遮断できない場合があります。また、距離が離れすぎるとグランドプレーンのノイズも正帰還発振回路に影響を与えます。そのため、水晶振動子とチップの距離をできるだけ近づける必要があります。

3. 確かに、高速 PCB 配線と電磁干渉要件の間には多くの矛盾があります。ただし、基本的な原理は、電磁干渉またはフェライトビーズによって引き起こされる抵抗と静電容量の増加により、信号の一部の電気的特性が仕様に適合しないことです。したがって、配線を配置し、PCB ボードのラミネートを設計することにより、電磁干渉の問題を解決または軽減することをお勧めします。たとえば、内部の高速信号配線。最後に、抵抗コンデンサまたはフェライトビーズを使用して、信号への損傷を減らします。

9. 高速信号の手動配線と自動配線の矛盾を解決するには？

より強力な配線ソフトウェアを備えたほとんどの自動ルーターは、配線方法とビアの数に制限を設定しています。 EDA各社の巻上機能力や制約設定項目は大きく異なる場合があります。たとえば、曲がりくねった経路を制御するのに十分な制約があるかどうか、差動ペアのトレース間隔を制御できるかどうかなどです。これは、自動配線の配線方法が設計者の考えに沿っているかどうかに影響します。また、手動で配線を調整する難しさは、ワインディングエンジンの能力に絶対的に関係しています。例えば、トレースの推進能力、スルーホールの推進能力、さらにはトレースの銅コーティングへの推進能力。したがって、解決策は、強力な巻き取りエンジン能力を持つ配線装置を選択することです。

10. 試験片について

テストサンプルは、製造用に設計された PCB 基板の特性インピーダンスが時間領域反射率計の設計要件を満たしているかどうかを測定するために使用されます。一般に、制御するインピーダンスには、単線と差動ペアがあります。したがって、テストサンプル上のトレースの線幅と距離 (バンド差動対) は、管理対象と同じにする必要があります。最も重要なのは、測定中の接地点の位置です。接地リードのインダクタンスを減らすために、TDRプローブの接地位置は通常、信号測定位置（プローブ先端）に非常に近いため、信号測定点とテストサンプルの接地点の間の距離とモード使用するプローブと一致する必要があります。